企业官网建设流程全解析

1. MPC555中断系统概述：从硬件机制到软件实践

在嵌入式实时系统的开发中，中断处理能力是衡量一个微控制器（MCU）性能与可靠性的核心指标。它直接决定了系统对外部事件的响应速度、多任务调度的效率以及整体系统的稳定性。MPC555，作为飞思卡尔（现恩智浦）基于PowerPC架构的经典32位微控制器，其中断系统的设计既遵循了PowerPC架构的通用原则，又融入了针对汽车电子和工业控制等实时性要求极高场景的独特优化。对于初次接触这款芯片的工程师，或者从其他架构（如ARM Cortex-M、8051）迁移过来的开发者，理解其从异常向量到中断控制器配置的完整链条，是编写高效、可靠中断服务程序（ISR）和构建健壮系统的基础。

MPC555的中断系统并非一个孤立的模块，而是一个由CPU核心、系统集成单元（USIU）和内部模块总线（IMB3）上的外设共同构成的层次化体系。其核心挑战在于，如何将数十个可能同时或近乎同时触发的中断源（包括8个外部引脚、多个内部定时器以及复杂的外设模块如TPU、QADC等），有序、高效地传递给单一的CPU中断输入，并确保关键任务能得到优先处理。这个过程涉及到硬件优先级仲裁、向量化中断服务、以及至关重要的上下文保存与恢复机制。本文将从一个资深嵌入式工程师的视角，带你深入MPC555中断系统的内部，不仅告诉你寄存器该怎么配置，更会解释每个配置项背后的设计意图和潜在影响，并分享在实际项目中调试和优化中断处理代码的实战经验。

2. 核心概念解析：异常、中断与向量表

在深入MPC555的具体寄存器之前，我们必须先厘清几个在PowerPC文献中容易混淆的基础概念。这些概念是理解后续所有配置和代码的基石。

2.1 异常与中断的定义与关系

在MPC555的语境下，异常是一个广义的术语，指任何能够改变处理器正常程序流和机器状态的事件。这就像你在专心看书时，任何打断你阅读的事情都算“异常事件”，比如有人敲门（外部中断）、闹钟响了（定时器中断）、或者书里有个词你不认识需要查字典（程序异常，如除零错误）。异常的类型非常广泛，包括：

• 复位：最彻底的异常，让CPU从头开始。
• 机器检查：访问了非法内存地址或发生总线错误。
• 外部中断：来自芯片外部引脚或内部外设的请求。
• 递减器中断：一个独立的定时器到期。
• 系统调用：执行sc指令触发的软件异常。
• 调试异常：由调试器触发。

而中断，是异常的一个子集。特指那些由外部输入引脚或内部外设模块（如定时器、ADC、通信接口）主动发出的服务请求。在MPC555中，所有中断都共享同一个异常向量偏移地址：0x500。这意味着，无论中断源是外部引脚IRQ1，还是内部定时器PIT，亦或是复杂的TPU模块，CPU硬件响应中断的第一步，都是跳转到同一个入口地址（0x500或基于此的偏移）。区分具体是哪个中断源触发了这次异常，是后续软件（通过中断控制器）需要完成的工作。因此，在本文中，“外部中断”和“中断”通常指代同一件事。

2.2 中断源与中断级别

中断源就是能产生中断请求的设备。MPC555的中断源极其丰富：

• 外部引脚：IRQ[0:7]共8个引脚，可配置为边沿或电平触发。
• 内部定时器：时间基准（TB）、可编程中断定时器（PIT）、实时时钟（RTC）。
• 锁相环状态变化：PLL失锁或锁定的状态变化。
• IMB3总线外设：这是大头，包括两个TPU3模块、两个QADC模块、QSMCM、MIOS以及两个TouCAN模块等。每个模块内部通常还有多个子模块能产生中断。

如此多的中断源，如果同时请求服务，CPU该先响应谁？这就引入了中断级别的概念。中断级别是一个由软件分配给中断源的数字（0-31），但IRQ[0:7]引脚除外（它们有固定的优先级）。这个级别有两个核心作用：

1. 标识映射：为软件提供一种机制，在中断发生后，能快速查询到是哪个中断源发出的请求。
2. 隐含优先级：当多个中断同时发生时，级别数字小的中断拥有更高的优先级，会被优先处理。例如，级别0的中断优先级高于级别1。

这里有一个关键点：IRQ[0:7]这8个外部引脚不需要分配级别，因为它们直接对应USIU中断控制器的8个固定输入，拥有固定的、由引脚编号决定的优先级（IRQ0最高，IRQ7最低）。而其他所有中断源（内部定时器和所有IMB3外设）都必须被分配一个0-31的级别。

2.3 异常向量与向量表：CPU的“应急电话号码本”

当异常（包括中断）发生时，CPU需要知道该去哪里执行处理代码。这个目的地地址就是异常向量。你可以把它想象成火警（119）、急救（120）等应急电话号码，每种异常都有自己专属的“号码”。

异常向量的计算公式是：异常向量 = 异常基地址 + 异常向量偏移。

• 异常基地址：通常由机器状态寄存器（MSR）的IP位决定。IP=0时，基地址为0x0000_0000；IP=1时，基地址为0xFFF0_0000。这相当于有两本不同的电话簿，一本放在内存开头，一本放在内存靠近末尾的位置。
• 异常向量偏移：每种异常类型都有一个固定的偏移量。对于外部中断，其标准偏移量就是0x500。因此，如果MSR[IP]=0，中断向量就是0x500；如果MSR[IP]=1，中断向量就是0xFFF0_0500。

将所有异常向量按照地址顺序列出来，就形成了异常向量表。这是系统启动时就必须正确初始化的一段关键代码/数据区域。CPU的硬件逻辑会依据异常类型，自动计算并跳转到对应的向量地址。

一个重要的实操细节：MPC555支持一项称为“异常向量表重定位”的特性，旨在节省内存空间。默认情况下，每个向量之间相隔256字节（0x100），这为每个异常处理程序留出了充足的空间。启用重定位后，向量间距缩小到仅8字节。这意味着，在每个向量地址处，你通常只能放一条ba（绝对跳转）指令，直接跳转到实际的处理程序。务必注意：如果启用重定位，必须在每个向量地址处使用ba指令，而不能用相对跳转的b指令，否则程序将跑飞。

2.4 关键的非中断类异常

虽然本文聚焦中断，但了解其他常见异常对构建健壮系统至关重要。

• 系统复位/不可屏蔽中断：向量偏移0x100。复位可能由多种原因引起（上电、看门狗、复位引脚、时钟失效等）。NMI也使用此向量，但它不进行硬件复位。在复位处理程序中，应通过复位状态寄存器（RSR）判断复位源，以进行不同的初始化操作。重要提示：IRQ0引脚也可配置为触发NMI，因其不可屏蔽且可能引发不可恢复状态，通常不建议用于常规应用，并应在SIPEND寄存器中将其屏蔽。
• 机器检查：向量偏移0x200。当发生严重硬件错误（如访问非法地址、数据总线错误）时触发。必须在MSR[ME]位使能后，此异常才能生效，否则系统将进入检查停止状态。
• 递减器中断：向量偏移0x900。这是一个独立于时间基准（TB）的32位递减计数器。它最大的优势是拥有独立的向量，无需像普通外设中断那样通过中断控制器仲裁和查询，因此响应延迟极短，常被用作实时操作系统（RTOS）的时钟节拍源。
• 浮点不可用：向量偏移0x800。当尝试执行浮点指令但浮点单元（FPU）未被启用时触发。在中断服务程序中，我们通常会禁用FPU以加速上下文切换，如果ISR内不慎使用了浮点运算，就会触发此异常。其处理程序可用于重新启用FPU。

3. MPC555中断系统硬件架构深度剖析

MPC555的中断处理流程是一个经典的“漏斗型”结构：众多中断源经过层层筛选和优先级仲裁，最终汇入CPU的单一中断线。理解这个硬件数据流，是进行正确软件配置的前提。

3.1 PowerPC核心的中断响应机制

PowerPC核心本身只有一个中断请求输入（IREQ）。是否响应这个中断，由机器状态寄存器（MSR）中的EE位控制。当EE=1时，CPU允许响应中断和递减器异常；EE=0时，则屏蔽它们。

当中断被触发且EE=1时，CPU并非立即跳转。它会先完成当前正在执行的所有指令（流水线排空），然后由硬件自动执行一次最小化的上下文切换：

1. 保存现场：将中断发生时下一条指令的地址保存到SRR0寄存器，将当前的MSR值保存到SRR1寄存器。这一步至关重要，它记录了返回原点所需的信息。
2. 切换状态：更新MSR寄存器，包括清除RI位（表示当前处于不可恢复状态）、切换到监管模式、禁用其他可屏蔽异常（包括中断本身，即EE位被清零）。
3. 跳转：程序计数器（PC）跳转到外部中断的异常向量地址（如0x500）。

这个过程是完全由硬件完成的，速度极快。中断服务程序执行完毕后，通过执行rfi指令返回。rfi指令会反向操作：从SRR1恢复MSR（从而重新使能中断），并从SRR0恢复PC，程序得以在断点处继续执行。

这里引出两个关键的特殊功能寄存器（SPR）：EIE、EID、NRI。它们提供了快速修改MSR[EE]和MSR[RI]位的原子操作。例如，mtspr EID, r0这条汇编指令，能同时将EE位清零（关中断）、RI位置1（标记为可恢复）。在编写关键代码段或进入/退出异常处理程序时，使用它们比直接操作MSR更安全、高效。

3.2 USIU中断控制器：中断的“调度中心”

USIU模块中的中断控制器是整个系统的核心枢纽。它有16个输入：

• 8个来自外部引脚IRQ[0:7]。
• 8个来自“中断级别”（Level 0-7）。所有内部外设的中断，无论其原始级别是0还是31，最终都映射到这8个级别之一输入。

这16个输入的状态体现在SIPEND寄存器中，每一位代表一个中断源是否有请求挂起。而SIMASK寄存器则提供了对应的16个屏蔽位。只有SIPEND位为1且对应的SIMASK位也为1的中断请求，才能进入下一阶段的仲裁。

优先级仲裁器会对所有未被屏蔽的挂起中断进行排序。IRQ0拥有最高优先级，其次是Level 0，然后是IRQ1，Level 1，以此类推，最低是Level 7。仲裁器会输出当前最高优先级中断的中断代码。这个代码被存放在SIVEC寄存器中。

中断代码是一个8位的值，其巧妙之处在于，它的低6位是固定的，高2位代表了中断源。例如，Level 0的中断代码是0x04，IRQ1是0x08，Level 1是0x0C。这些代码的地址是4字节对齐的，正好是一条指令的长度。这使得软件可以通过SIVEC的值，直接计算出一个跳转表的索引，实现高效的向量化中断分发。如果没有中断挂起，SIVEC会读到一个默认值0x3C。

3.3 外部引脚中断（IRQ[0:7]）的配置要点

外部中断引脚是最直接的中断源。配置时需关注以下几点：

1. 优先级固定：IRQ[0]优先级最高，IRQ[7]最低。硬件设计时，必须将系统中最重要的外部中断信号连接到编号小的引脚上。
2. IRQ[0]的特殊性：它除了可作为普通中断，还可配置为不可屏蔽中断，触发NMI。强烈建议在大多数应用中，在SIPEND寄存器中屏蔽IRQ0，仅将其作为复位或最高级别的错误指示使用，避免因不可屏蔽中断导致不可预知的系统状态。
3. 触发方式：通过SIEL寄存器为每个IRQ引脚选择触发方式。
   • 边沿触发：通常选择下降沿触发。当中断发生后，对应的SIPEND位会置1，必须在中断服务程序中手动向该位写1来清除它，否则会持续产生中断请求。
   • 电平触发：适用于多个设备共享一根中断线的“线或”场景。只要引脚为低电平，中断就持续有效。服务程序必须在退出前，确保外部设备已将中断线拉高，否则会立即再次触发中断。

3.4 内部设备中断的级别分配

所有非引脚中断源（USIU内部定时器和所有IMB3外设）都需要分配一个0-7的级别。这个分配值需要写入各个模块对应的控制寄存器中。

这里有一个经典的“坑”：级别分配值并非简单的二进制数值。例如，你想分配Level 0，需要写入的值是0x80（二进制10000000），而不是0x00或0x01。分配Level 1是0x40，Level 2是0x20，以此类推，Level 7是0x01。很多初学者在这里配置错误，导致中断无法正确传递到USIU控制器。

以可编程中断定时器为例，其级别在PISCR寄存器的PIRQ字段中设置。设置PIRQ=0x40，即表示将该PIT中断映射到USIU的Level 1输入。

3.5 UIMB模块：外设中断的“集线器”

IMB3总线上的外设（如TPU、QADC、CAN等）功能强大，中断源众多。它们的中断级别可以配置为0-31中的任意值。UIMB模块充当了一个“集线器”，负责将这些0-31的级别映射到USIU的8个级别输入上。

映射规则很简单，但影响深远：

• 级别0-6：直接映射到USIU的Level 0-6。这意味着，如果一个QADC中断被设置为Level 3，那么当它触发时，USIU的SIPEND[LVL3]位会置位，并且SIVEC中的中断代码会直接对应Level 3（0x1C）。软件通过SIVEC即可直接识别中断源，响应速度最快。
• 级别7-31：全部映射到USIU的Level 7。这意味着，所有配置为级别7及以上的外设中断，在USIU层面看起来都像是同一个中断（Level 7）触发的。

对于映射到Level 7的中断，软件在中断服务程序中，仅仅读取SIVEC（值为0x3C）是无法区分具体是哪个外设触发的。此时，必须额外查询UIPEND寄存器。UIPEND是一个32位寄存器，每一位对应一个IMB3中断级别（0-31）。通过读取UIPEND，并检查其中为1的位，才能确定具体的中断源，然后再进一步查询具体外设模块的状态寄存器。这个过程显然比直接映射到0-6级的中断要多出几条指令的耗时。

因此，一个重要的设计原则是：将对实时性要求最高、最频繁发生的中断源，配置为0-6级。将对实时性要求相对较低，或中断源很多但发生不频繁的模块，配置为7-31级，共享Level 7。例如，可以将关键的周期定时器中断设为Level 0，将多个CAN通道的中断（可能很多，但并非时刻发生）统一设为Level 7。

4. 中断服务例程的编写与优化实战

理解了硬件机制，最终要落地到代码。编写MPC555的中断服务例程，特别是要考虑效率、可重入性和与操作系统的配合，有很多细节需要注意。

4.1 中断服务例程的基本框架

一个用C语言编写、符合EABI标准的中断服务例程，通常包含以下部分。我们以处理USIU Level 1中断（假设是PIT定时器）为例：

/* 声明中断处理函数，通常需要编译器特定的修饰符，如`__attribute__((interrupt))` */ void __attribute__((interrupt)) PIT_Handler(void) { /* 1. 保存上下文（部分由编译器/硬件完成，部分需手动）*/ /* 编译器可能会自动保存部分易失寄存器，但非易失寄存器需在函数内保存 */ /* 2. 中断入口处理 */ /* 可选：清除中断源挂起标志。对于PIT，是写1清除PISCR[PS]位 */ *(volatile uint32_t *)&PISCR |= 0x00000100; /* 写1清PS位 */ /* 3. 实际的中断服务 */ /* 执行定时器到期的任务，例如递增系统时钟计数器、触发任务调度等 */ system_tick++; /* 4. 中断出口处理 */ /* 必须：确保在退出前，清除在USIU层面的挂起标志。 对于Level 1中断，需要向SIPEND的对应位写1。 注意：SIPEND写1清位，写0无效。*/ *(volatile uint32_t *)&SIPEND = 0x00000002; /* 清除Level 1挂起位 (bit 1) */ /* 5. 恢复上下文并返回 */ /* 编译器生成的代码会处理恢复和rfi指令 */ }

关键点解析：

• 上下文保存与恢复：这是中断延迟的主要来源。PowerPC EABI规范定义了哪些寄存器是“易失的”（caller-saved，如r0-r3, r12等），哪些是“非易失的”（callee-saved，如r14-r31）。中断函数必须保存所有它将要使用的非易失寄存器，通常在函数开头用stwu和stw指令将它们压入堆栈，在函数返回前再弹出。编译器在开启优化且使用interrupt属性时，可能会自动完成这部分工作，但需要确认。
• 清除中断标志的顺序：这是一个容易出错的地方。正确的顺序通常是：先清除外设模块自身的状态标志（如PISCR[PS]），再清除中断控制器中的挂起标志（如SIPEND中的位）。如果顺序反过来，可能在清除SIPEND之后、清除外设标志之前，外设标志再次立起，导致SIPEND被重新置位，从而在退出中断后立即再次进入，形成“中断风暴”。
• SIPEND操作：SIPEND寄存器是“写1清除，读值表示状态”。向某位写1可以清除该中断请求。绝对不要使用&=操作来清除位，因为那会先读取当前所有中断状态，修改后写回，可能会意外清除其他同时挂起的中断。正确的做法是直接写入一个只有目标位为1的值。

4.2 向量化中断分发器的实现

由于所有中断都汇集到0x500这个向量，我们需要一个分发器（Dispatcher）来根据SIVEC的值，跳转到具体的中断处理函数。这通常在汇编语言中实现，放置在0x500地址处。

/* 假设异常向量表基地址为0x0000_0000，外部中断向量在0x500 */ .section .vectors, "ax" .globl _ExternalInterruptVector _ExternalInterruptVector: b _InterruptDispatcher /* 绝对跳转到分发器 */ /* 中断分发器，通常放在靠近向量表的代码段 */ .section .text .globl _InterruptDispatcher _InterruptDispatcher: /* 保存上下文：将链接寄存器LR和条件寄存器CR保存到堆栈 */ mflr r0 stw r0, 4(r1) mfcr r0 stw r0, 8(r1) stwu r1, -64(r1) /* 开辟新的堆栈帧，并保存非易失寄存器r14-r31 */ /* 读取SIVEC寄存器，获取中断代码 */ mfspr r3, SIVEC_SPR_NUM /* SIVEC的SPR编号需查手册，假设为0x3F2 */ /* 根据中断代码计算跳转表索引 */ rlwinm r4, r3, 0, 24, 31 /* 取低8位 */ /* 假设中断代码是0x04, 0x08, 0x0C... 将其转换为索引0,1,2... */ srwi r4, r4, 2 /* 除以4，因为每个代码间隔4 */ /* 使用跳转表 */ lis r5, _InterruptJumpTable@h ori r5, r5, _InterruptJumpTable@l lwzx r6, r5, r4 /* 根据索引加载处理函数地址 */ mtctr r6 bctrl /* 跳转到具体的中断处理函数(C函数) */ /* 恢复上下文 */ addi r1, r1, 64 lwz r0, 8(r1) mtcr r0 lwz r0, 4(r1) mtlr r0 rfi /* 中断返回 */

跳转表_InterruptJumpTable在C文件中定义为一个函数指针数组：

void (* const _InterruptJumpTable[])(void) = { IRQ0_Handler, /* 对应代码0x00 */ Level0_Handler, /* 对应代码0x04 */ IRQ1_Handler, /* 对应代码0x08 */ Level1_Handler, /* 对应代码0x0C */ /* ... 以此类推，填充所有16个入口 */ Default_Handler /* 对应默认代码0x3C，可处理错误或未定义中断 */ };

4.3 针对Level 7中断的二级查询处理

对于映射到USIU Level 7的中断（即UIMB级别7-31），在Level7_Handler中不能直接处理，需要进行二级查询。

void Level7_Handler(void) { uint32_t uipend_status; /* 1. 保存上下文（略）*/ /* 2. 读取UIPEND寄存器，确定是哪个级别(7-31)触发 */ uipend_status = *(volatile uint32_t *)&UIPEND; /* 3. 根据位掩码查询具体中断源 */ if (uipend_status & (1 << 8)) { /* 假设级别8是CAN_A接收中断 */ CAN_A_Rx_Handler(); /* 清除CAN模块内部中断标志 */ /* ... */ /* 清除UIPEND中的级别8挂起位 */ *(volatile uint32_t *)&UIPEND = (1 << 8); } else if (uipend_status & (1 << 9)) { /* 级别9是CAN_A发送中断 */ CAN_A_Tx_Handler(); /* ... */ *(volatile uint32_t *)&UIPEND = (1 << 9); } else if (uipend_status & (1 << 16)) { /* 级别16是ADC转换完成中断 */ ADC_Handler(); /* ... */ *(volatile uint32_t *)&UIPEND = (1 << 16); } /* ... 处理其他级别 */ /* 4. 最后，清除USIU SIPEND中的Level 7挂起位 */ *(volatile uint32_t *)&SIPEND = 0x00000080; /* 清除Level 7 (bit 7) */ /* 5. 恢复上下文并返回 */ }

注意事项：在二级查询中，if-else if链的顺序就构成了软件优先级。即使硬件上级别8和9同时发生，先判断级别8的代码会先得到执行。因此，应将Level 7下最重要的中断源对应的UIMB级别放在查询链的前面。

4.4 中断嵌套与优先级管理

默认情况下，CPU在进入任何异常（包括中断）时，硬件会自动将MSR[EE]位清零，从而屏蔽了新的可屏蔽中断。这意味着中断处理程序是不可被同级或更低优先级中断打断的。这简化了编程，但可能影响高优先级中断的响应。

要实现中断嵌套（即高优先级中断能打断低优先级中断的服务），需要在低优先级中断服务程序中，手动重新使能MSR[EE]位。但这样做极其危险，必须谨慎：

1. 保存好上下文：在使能中断前，必须确保当前中断的上下文（所有寄存器）已完全保存到堆栈中。
2. 使用EIE指令：使用mtspr EIE, r0汇编指令来原子化地设置MSR[RI]=1和MSR[EE]=1。
3. 仅限于高实时性需求：通常只在对实时性要求极高的系统中使用，并且要仔细评估堆栈深度，避免嵌套过深导致堆栈溢出。

更常见的做法是利用USIU中断控制器自身的硬件优先级。通过将不同任务分配到不同中断级别（0-6），并确保SIMASK中只使能需要的中断，让硬件仲裁器来决定谁先执行，而服务程序本身不重入，这样更安全可靠。

4.5 与实时操作系统（RTOS）的协同

在RTOS环境中，中断服务例程通常分为两部分：

1. ISR：只做最紧急、最底层的硬件操作，如读取数据、清除标志。它应尽可能短小精悍。
2. 延迟服务例程：由ISR触发，在任务上下文中执行更复杂的处理，如释放信号量、发送消息队列、唤醒任务等。

对于MPC555，特别是使用递减器作为系统时钟节拍时，需要注意：

• 递减器中断：因其拥有独立向量（0x900）和极短延迟，是作为RTOS时钟节拍的理想选择。其服务程序主要就是递增系统时钟计数器，并可能触发任务调度。
• 上下文切换：在中断中触发任务调度时，需要保存当前任务的上下文（通常是保存到任务控制块TCB），并恢复下一个任务的上下文。这部分代码通常用汇编精心编写，以优化速度。
• 关中断时间：RTOS内核的关键代码段（如就绪队列操作）需要短暂关中断。应使用mtspr EID, r0和mtspr EIE, r0来精确控制关中断范围，而不是粗暴地长时间关闭所有中断。

5. 常见问题排查与调试技巧

在实际项目中，中断相关的问题往往是最难调试的。以下是一些常见问题及排查思路。

5.1 中断完全不触发

1. 检查MSR[EE]位：这是总开关。在初始化代码和主循环中，确认EE位已被置1。可以使用mfmsr指令读取MSR值检查。
2. 检查SIMASK寄存器：确认对应中断源（引脚或级别）的屏蔽位已被置1。复位后SIMASK默认为0。
3. 检查外设模块中断使能：每个外设模块都有自己的中断使能位（如PIT的PIE位、CAN的IMASK寄存器等）。必须使能。
4. 检查中断标志：外设模块产生中断的条件是否满足？对应的状态标志是否置位？例如，PIT的PS位、CAN的IFLAG寄存器相应位。
5. 验证中断服务程序地址：确认链接脚本是否正确将中断向量表（特别是0x500处的跳转指令）放置在了正确的内存地址（0x00000500或0xFFF00500）。可以通过调试器查看该地址处的指令。

5.2 中断触发一次后不再触发

1. 中断标志未清除：这是最常见的原因。对于边沿触发的外部中断或内部定时器中断，必须在ISR中写1清除对应的挂起标志（SIPEND中的位和外设自身的状态位）。检查清除顺序和操作是否正确。
2. 电平触发中断处理不当：如果是电平触发，ISR退出前必须确保外部设备已撤销中断信号（将引脚拉高），否则会持续触发。
3. 中断服务程序过长，错过了下一次中断：如果中断发生频率很高，而ISR执行时间过长，可能导致下一次中断事件发生时，前一次ISR还未退出，标志还未清除，造成中断丢失。需要优化ISR代码，或将非紧急处理移到任务中。

5.3 进入错误的中断服务程序

1. SIVEC读取错误：在分发器中，确保从正确的SPR编号读取SIVEC值。MPC555中SIVEC的SPR编号是0x3F2。
2. 跳转表计算错误：确认从中断代码到跳转表索引的计算是正确的。中断代码是像0x04, 0x08这样的值，需要右移2位（除以4）得到索引0,1,2...
3. 向量表重定位配置错误：如果使用了向量表重定位，确保在重定位后的向量地址处（如0x28）放置的是ba指令，而不是b指令。

5.4 系统在中断后跑飞或死机

1. 上下文保存/恢复不完整：这是最可能的原因。检查汇编写的分发器或编译器生成的中断函数序言/尾声，是否保存和恢复了所有必要的非易失寄存器（r14-r31, LR, CR等）。一个寄存器没保存好，返回后程序状态就全乱了。
2. 堆栈溢出：中断服务程序以及可能的中断嵌套会消耗堆栈空间。确保为中断栈分配了足够的内存，并监控堆栈使用情况。
3. 在中断中进行了非法操作：例如，在未保存浮点上下文的情况下使用了浮点指令，会触发“浮点不可用”异常（0x800）。如果该异常未处理，系统会进入未知状态。
4. MSR[RI]位状态错误：在进入异常时，硬件会清除RI位（标记为不可恢复）。如果ISR中发生了另一个异常（如机器检查），而第一个异常的上下文（SRR0/SRR1）尚未备份，则原始状态会丢失。在简单的ISR中，进入后应立即使用mtspr EID, r0设置RI=1, EE=0，标记状态为可恢复。

5.5 调试工具与技巧

• 利用BDM/JTAG调试器：设置硬件断点在中断向量地址（0x500）或具体ISR入口，观察中断是否触发及程序流。
• 读取关键寄存器：在调试器中实时查看SIPEND、UIPEND、SIVEC以及各个外设的中断状态寄存器，了解中断请求的传递路径在哪里断掉了。
• 使用GPIO引脚辅助调试：在ISR的入口和出口用指令翻转一个未使用的GPIO引脚，用示波器测量中断响应时间和执行时间。这是评估中断性能最直接的方法。
• 模拟中断：对于外部引脚中断，可以通过软件写SIMASK和SIEL寄存器，并手动设置SIPEND位来模拟中断发生，用于测试ISR逻辑，而无需外部硬件信号。

通过系统地理解MPC555中断硬件架构，遵循规范的编程模型，并运用有效的调试手段，开发者就能驾驭这套复杂而强大的中断系统，为嵌入式应用构建出实时、可靠的响应基础。记住，中断编程无小事，每一个细节都关乎系统的稳定。