企业官网建设流程全解析

1. 项目概述

在嵌入式系统设计中，I2C总线因其简洁的两线制（SDA数据线、SCL时钟线）和软件寻址机制，成为了连接微控制器与各类传感器、存储器、IO扩展器的首选。然而，标准的I2C协议在设计之初主要考虑的是单主多从的架构。当系统复杂度提升，需要引入多个主控制器（例如，一个主MCU和一个协处理器，或两个独立的MCU）来共享同一组从设备时，问题就出现了：如果两个主设备同时发起通信，就会发生总线冲突，导致数据损坏、通信失败，甚至可能锁死总线，让整个系统陷入瘫痪。

为了解决这个“多主控I2C”的经典难题，硬件工程师们通常需要设计复杂的软件仲裁逻辑，这不仅增加了代码的复杂度和CPU开销，其可靠性和实时性也难以保证。正是在这种背景下，像NXP PCA9641这样集成了硬件仲裁功能的专用芯片，其价值就凸显出来了。它本质上是一个“智能交通警察”，站在两个主设备和下游从设备总线之间，当两个“司机”（主设备）都想使用同一条“道路”（下游总线）时，由它来裁决谁先通行，并确保通行过程不被干扰。

PCA9641的核心价值在于，它将棘手的多主冲突问题，从软件层面转移到了可靠、确定的硬件层面。它不仅仅是一个简单的2选1开关，更内置了一套完整的仲裁状态机、超时管理、中断通知甚至邮箱通信机制。这意味着，即使两个主控器同时、甚至以纳秒级的时间差发起请求，PCA9641也能无歧义地选出一个胜者，并让另一个排队等待。获胜者可以在预设的“保留时间”内独占总线，连续完成多次I/O操作而不被打断，这对于需要原子性访问从设备（如写入配置序列、读取连续数据块）的场景至关重要。

此外，PCA9641还扮演了“电压翻译官”的角色。在混合电压系统中（比如主控是3.3V，而从设备是1.8V），直接连接会导致电平不匹配，可能损坏低压设备或导致通信错误。PCA9641的通道开关结构允许通过其VDD引脚来钳位通过的最高电压，配合外部上拉电阻，可以安全地在1.8V、2.5V、3.3V等不同电压域的设备间搭建桥梁。

对于从事工业控制、汽车电子、高可靠性通信设备开发的工程师来说，理解并熟练应用PCA9641这类器件，是构建稳定、健壮多主控系统的关键一步。它让系统设计从“避免冲突”的被动防御，转向了“管理冲突”的主动规划。

2. PCA9641核心功能与设计思路拆解

2.1 仲裁机制：从“冲突”到“排队”

多主I2C总线冲突的本质，是多个主设备同时驱动总线，导致信号电平出现不可预测的“线与”结果（I2C总线为开漏结构，低电平优先）。PCA9641的硬件仲裁器核心解决思路是：侦听请求、即时裁决、排队管理。

当两个主设备（Master 0和Master 1）几乎同时向PCA9641发送总线连接请求（即设置各自控制寄存器的LOCK_REQ位）时，仲裁器会在一个极短的时间窗口（约±500 ns）内进行采样。裁决逻辑并非简单的“先到先得”，而是结合了优先级设置（PRIORITY）和上一次授权历史（Last master granted）的智能算法。

其裁决规则可以总结为一张清晰的决策表：

设计思路解析：

1. 优先级优先：只要任一主设备设置了高优先级（PRIORITY=1），而另一个为低，则高优先级者直接获胜。这适用于主从关系明确，一个主设备（如系统主MCU）需要绝对优先权的场景。
2. 公平轮转：当两者优先级相同（均为0或均为1）时，裁决会参考上一次是谁获得了授权。采用“反其道而行之”的策略，将授权给予另一方。这保证了在优先级相同的情况下，两个主设备能公平地交替使用总线，避免某个主设备长期“饿死”另一个。
3. 硬件实现：这个裁决过程完全由芯片内部逻辑在纳秒级完成，对主控软件透明。获胜主设备的LOCK_GRANT状态位会自动置1，并可以立即开始通信；失败方则会收到中断通知，并等待获胜方释放总线。

这种设计巧妙地将绝对优先级和相对公平性结合起来，开发者可以根据系统实际需求，通过软件灵活配置每个主设备的PRIORITY位，实现不同的调度策略。

2.2 保留时间（Reserve Time）：确保原子性操作

获得总线控制权只是第一步。想象一下，获胜的主设备正在向一个EEPROM写入一页数据（这需要连续发送多个字节和地址），如果写到一半，仲裁器突然因为某个计时器到期而把总线控制权判给了另一个主设备，那么这次写操作必然失败，数据也会损坏。

为了防止这种情况，PCA9641引入了保留时间（Reserve Time）寄存器。这是一个可编程的计时器，单位是毫秒（ms）。当主设备获得授权后，保留时间计数器开始倒计时。在此时间内，获胜主设备对总线的控制是“锁定”的，不会被另一个主设备的请求打断。即使另一个主设备发出了LOCK_REQ请求，它也只能进入等待队列。

实操要点：

• 设置原则：保留时间应设置为略大于该主设备可能进行的最长时间单次事务所需的时间。例如，如果主设备最复杂的操作是连续读取一个传感器的128字节缓冲区，你需要计算整个I2C通信序列（起始位、设备地址+写、寄存器地址、重复起始位、设备地址+读、接收128字节数据、NACK、停止位）所需的大致时间，并加上一定的余量。
• 估算公式：Reserve Time > (字节数 * 9 + 额外开销) / 总线速率。以一个100kHz的I2C总线读取128字节为例：每个字节需要9个时钟（8位数据+1位ACK），起始、停止、地址等额外开销约等于几个字节的时间。粗略估算：(128 * 9 + 10) / 100,000 ≈ 11.62 ms。考虑到软件延迟和不确定性，可以将保留时间设置为15-20ms。
• 超时处理：如果获胜主设备在保留时间用尽前完成了操作并主动释放了总线（写LOCK_REQ=0），那么计时器会停止，总线控制权可以立即转移给等待者。如果保留时间用尽而获胜者仍未释放，PCA9641会强制收回其控制权（LOCK_GRANT清零），并将总线释放，以便其他主设备或总线恢复机制介入。这时，原获胜主设备会通过中断得知自己“超时失权”。

2.3 中断与状态机：让主设备“心中有数”

PCA9641提供了丰富的中断和状态反馈机制，使主设备软件能从“盲操作”变为“可感知、可控制”。

• 中断输出（INT0, INT1）：每个主设备都有一个专属的中断输出引脚。中断可以触发于多种事件：

  • 获得/失去总线授权：当LOCK_GRANT状态位发生变化时（从0变1，或从1变0）。
  • 邮箱状态变化：当另一个主设备向本主设备的邮箱（Mailbox）写入数据（MBOX_FULL置1），或本主设备发送给对方的邮件被读取（MBOX_EMPTY置1）。
  • 总线异常：如总线挂死（BUS_HUNG）、总线初始化失败（BUS_INIT_FAIL）。
  • 测试中断：主设备可以主动写TEST_INT位给自己发中断，用于触发自身的后台任务（如状态轮询）。 通过配置中断屏蔽寄存器（INT_MSK），主设备可以灵活选择关心哪些事件来触发硬件中断，减少不必要的CPU中断开销。

• 状态寄存器（STATUS）：这是一个功能强大的窗口。除了反映邮箱状态和总线错误，其最巧妙的设计是将下游总线的SCL和SDA引脚变成了“虚拟GPIO”。当主设备已获得授权（LOCK_GRANT=1）但尚未连接总线（BUS_CONNECT=0）时，它可以读写SCL_IO和SDA_IO这两个位。读操作返回的是下游总线对应引脚的实际电平；写操作则会驱动下游总线的对应引脚输出低电平或释放为高电平（靠外部上拉）。

  • 应用场景1：总线恢复。如果检测到BUS_HUNG（总线挂死，SDA被持续拉低），主设备可以在不连接总线的情况下，通过操控SCL_IO位，向下游总线发送9个时钟脉冲（模拟I2C时钟），尝试将卡在低电平的SDA“挤”出来，这是一种常用的I2C总线恢复手段。
  • 应用场景2：从设备复位。有些从设备（如某些传感器）支持通过一个特定的I2C“软件复位”命令序列来复位。主设备可以利用这个功能，精确地向下游总线发送这个复位序列，而无需关心总线上其他设备的地址。

2.4 电压电平转换原理

PCA9641实现电压转换的核心在于其内部开关（Pass Gate）的独特结构。它不是简单的MOSFET开关，其设计使得从开关源极到漏极的电压会被VDD电源电压所钳位。

原理浅析：你可以把PCA9641内部的每个通道（SCL或SDA）想象成一个特殊的“电压限幅器”。当信号从高压侧（例如3.3V的主控端）传向低压侧（例如1.8V的从设备端）时，开关会确保传到低压侧的信号高电平不会超过VDD（假设PCA9641自身工作在1.8V）。同时，低压侧输出的低电平（0V）也能被高压侧正确识别为低电平。反之亦然。

设计关键：要实现有效的电平转换，PCA9641的VDD电压必须小于或等于总线两侧设备中最低的电源电压。例如，如果系统中有3.3V主控和1.8V从设备，那么PCA9641的VDD应接1.8V。这样，当3.3V信号传入时，其高电平会被限制在约1.8V（VDD）左右，从而保护了1.8V的从设备。两侧的总线电压最终由各自独立的外部上拉电阻拉到各自的电源轨（3.3V和1.8V）。

注意事项：PCA9641不提供隔离电容。这意味着总线两侧的电容（走线电容、设备引脚电容）是直接相加的。设计PCB时，必须计算总电容是否在所选I2C速率下允许的范围内，并据此调整上拉电阻的阻值，以确保上升时间满足要求。

3. 硬件设计与核心寄存器配置实操

3.1 引脚连接与地址配置

PCA9641提供TSSOP16和HVQFN16两种封装。其引脚可分为几类：

• 主控端接口：SCL_MST0/SDA_MST0,SCL_MST1/SDA_MST1，分别连接两个主设备的I2C引脚。必须外接上拉电阻。
• 从设备端接口：SCL_SLAVE/SDA_SLAVE，连接下游共享的I2C从设备总线。必须外接上拉电阻。
• 中断与复位：INT0,INT1（输出，低有效，需上拉），INT_IN（输入，低有效，需上拉，用于传递下游中断），RESET（输入，低有效，需上拉）。
• 地址配置：AD3-AD0。这是PCA9641设计的精妙之处，它支持五进制（Quinary）编码，而非简单的二进制。每个地址引脚可以有5种连接方式：直接接GND、直接接VDD、通过下拉电阻接GND、通过上拉电阻接VDD、悬空（不允许）。通过这4个引脚的不同组合，可以产生112个唯一的7位I2C从地址，极大地提高了同一总线上部署多个PCA9641的灵活性。

地址配置实操表（部分示例）：

重要提示：电阻值必须严格在数据手册规定的范围内（下拉：34.8kΩ~270kΩ；上拉：31.7kΩ~340kΩ）。PCA9641在上电或复位时会采样这些引脚的电平来确定自身地址，之后便会关闭采样电路以省电。因此，运行时改变这些引脚的电平是无效的，必须重新上电或复位。

3.2 上电、复位与初始化流程

一个稳健的系统必须从可靠的初始化开始。

1. 上电顺序与电源去耦：确保PCA9641的VDD（2.3V至3.6V）稳定。在VDD引脚附近放置一个0.1μF的陶瓷去耦电容，并尽量靠近芯片。如果系统中有多个电压域，要确保PCA9641的VDD先于或与主控器I/O电源同时上电，避免闩锁效应。
2. 硬件复位：将RESET引脚拉低至少tw(rst)时间（查数据手册，通常为几百纳秒），然后释放。这会强制PCA9641内部状态机和所有寄存器恢复到默认状态。RESET引脚内部无上拉，必须外部上拉（例如10kΩ电阻到VDD）。
3. 软件发现与ID验证：主设备上电后，应首先尝试与预设地址的PCA9641通信。读取其ID寄存器（地址00h）。PCA9641的固定ID是0x38。如果读回0x38，说明通信成功且器件是PCA9641（其前代产品PCA9541的ID不同）。这是一个非常重要的硬件自检步骤。
4. 初始配置：通信建立后，主设备应配置自己的控制寄存器（CONTR）。典型的初始配置可能是：
   • PRIORITY = 0(默认公平轮转)
   • SMBUS_DIS = 0(使能SMBus超时断开功能，增强可靠性)
   • IDLE_TIMER_DIS = 0(使能100ms空闲超时断开，防止总线被长期占用)
   • SMBUS_SWRST = 0(通常禁用，除非需要软件复位后发送长时钟)
   • BUS_INIT = 0(暂不初始化)
   • BUS_CONNECT = 0(初始不连接下游总线)
   • LOCK_REQ = 0(初始不请求总线)
5. 配置保留时间：根据前述估算，向RT寄存器（地址03h）写入合适的值。例如，写入0x14代表20ms的保留时间（具体换算需查数据手册的时间基公式）。

3.3 核心寄存器详解与操作序列

理解每个寄存器的位定义是进行有效编程的基础。以下是关键寄存器的操作逻辑：

控制寄存器 (CONTR, 01h) 操作流程：

1. 请求总线：主设备需要访问下游设备时，先检查自己的LOCK_GRANT位（只读）。如果为0，则向LOCK_REQ位写1。
2. 等待授权：写入LOCK_REQ=1后，主设备应等待INT中断或轮询LOCK_GRANT位，直到其变为1。此时，它已赢得仲裁并获得总线控制权。
3. 连接总线：在LOCK_GRANT=1的前提下，将BUS_CONNECT位写1。此时，内部物理开关闭合，主设备的I2C信号正式连接到下游总线。
4. 执行I2C事务：现在可以像操作普通I2C从设备一样，通过PCA9641访问下游总线上的设备了。所有通信（起始、地址、数据、停止）都会透明传输。
5. 断开与释放：事务完成后，先将BUS_CONNECT写0断开物理连接，再将LOCK_REQ写0释放逻辑控制权。顺序很重要：先断开再释放，可以避免在释放瞬间产生总线冲突毛刺。

状态寄存器 (STATUS, 02h) 的妙用：

• 手动总线恢复：当BUS_HUNG位为1时，说明下游总线可能被锁死。在LOCK_GRANT=1且BUS_CONNECT=0的状态下，主设备可以执行以下软件序列来尝试恢复：

  // 假设已获得授权但未连接总线 for(int i = 0; i < 9; i++) { write_STATUS_bit(SCL_IO, 0); // 驱动SCL低 delay_us(5); // 保持低电平一段时间 write_STATUS_bit(SCL_IO, 1); // 释放SCL（靠上拉变高） delay_us(5); // 保持高电平一段时间 // 可选：读取SDA_IO，检查是否变为高电平 } // 发送一个STOP条件（SDA从低到高的跳变发生在SCL为高时） write_STATUS_bit(SDA_IO, 0); delay_us(5); write_STATUS_bit(SCL_IO, 1); delay_us(5); write_STATUS_bit(SDA_IO, 1); delay_us(5);

• 邮箱通信：两个主设备可以通过MB_LO和MB_HI寄存器（地址06h, 07h）交换16位数据。写入数据前，先检查MBOX_EMPTY位，确保对方邮箱为空。写入后，对方的MBOX_FULL位会置1，并可触发中断。这是一种简单高效的片间通信机制。

4. 典型应用场景与电路设计要点

4.1 高可靠性双主控系统

这是PCA9641最直接的应用。例如，在一个工业控制器中，一个主MCU负责核心逻辑和实时控制，另一个专用的安全MCU（或看门狗处理器）负责监控系统状态。两者都需要周期性地读取同一组关键传感器（如温度、压力）。

电路设计：

• 将两个MCU的I2C引脚分别连接到PCA9641的MST0和MST1。
• 将传感器的I2C总线连接到PCA9641的SLAVE端。
• 为安全MCU设置更高的PRIORITY，确保在紧急情况下它能优先获取传感器数据。
• 两个MCU的INT引脚连接到各自的外部中断输入，以便及时响应总线控制权变更。
• 上拉电阻计算：这是最容易出错的地方。总线上拉电阻Rp的值需要根据总线电容Cb、电源电压Vdd和所需上升时间tr来计算。公式为：Rp < tr / (0.8473 * Cb)。例如，对于Vdd=3.3V,Cb=200pF（包括走线、PCA9641和所有从设备的输入电容），要求tr < 1us（对于400kHz I2C），计算得Rp < 1e-6 / (0.8473 * 200e-12) ≈ 5.9kΩ。通常选择4.7kΩ的电阻。必须在MST0, MST1, SLAVE三侧分别计算并放置独立的上拉电阻。

4.2 长总线上的“看门狗”多路复用器

在I2C总线长度较长、挂载设备较多的系统中，任何一个从设备故障拉低总线，都可能导致整个网络瘫痪。PCA9641可以用作“总线隔离器”或“看门狗”。

设计思路：将PCA9641放置在总线中段，其下游连接可能存在风险的设备群。主MCU作为唯一的主设备连接到PCA9641的一个主端口（如MST0），PCA9641的另一个主端口（MST1）悬空或连接一个简单的“看门狗”状态机（甚至可以用一个GPIO多的廉价MCU模拟）。

• 正常操作：主MCU通过MST0控制PCA9641连接下游总线。
• 总线锁死检测与恢复：使能IDLE_TIMER_DIS和SMBUS_DIS功能。如果下游总线因故障空闲超时100ms或被拉低超时，PCA9641会自动断开连接。此时，主MCU会检测到BUS_HUNG状态。
• 恢复尝试：主MCU可以尝试通过前述手动总线恢复流程来“抢救”。
• 硬件级隔离恢复：如果软件恢复失败，可以设计让“看门狗”MCU通过MST1口请求总线控制权。由于主MCU可能因总线锁死而无法正常释放请求，此时可以依靠优先级或仲裁规则，让看门狗MCU获得控制权。看门狗MCU获得控制权后，可以执行更激进的总线复位操作，甚至通过控制电源来重启故障从设备群。

4.3 混合电压系统互联

当系统中存在不同I/O电压的芯片时，PCA9641是优雅的解决方案。

设计要点：

1. 确定VDD：PCA9641的VDD必须等于或低于所有互联设备中最低的I/O电压。例如，连接3.3V MCU和1.8V传感器时，PCA9641的VDD应接1.8V。
2. 独立上拉：MCU侧的SDA/SCL上拉电阻接到3.3V电源轨。传感器侧的上拉电阻接到1.8V电源轨。PCA9641的VDD也来自1.8V电源轨。
3. 电平转换过程：当3.3V MCU输出高电平时，其电压约为3.3V。这个信号通过PCA9641内部开关传到1.8V侧时，其高电平会被钳位在约VDD（1.8V）的水平，从而安全地驱动1.8V的传感器。传感器输出的低电平（~0V）也能被3.3V MCU正确识别。反向通信同理。

一个常见的坑：如果VDD选择错误（例如接了3.3V），那么当1.8V传感器试图输出高电平（1.8V）时，这个电压可能无法完全关闭PCA9641内部连接3.3V侧的MOSFET，导致3.3V侧总线被部分拉高到一个中间电平（比如2V），造成MCU识别错误。因此，VDD必须接最低电压是铁律。

5. 软件驱动开发与避坑指南

5.1 驱动层状态机设计

为PCA9641编写驱动，核心是实现一个清晰的状态机，管理“请求-授权-连接-使用-释放”的全生命周期。

推荐的状态机模型：

IDLE -> REQUESTING -> GRANTED -> CONNECTED -> (BUSY) -> DISCONNECTING -> IDLE ^ | ^ | | |---(仲裁失败)--| |---(被动夺权)---| | (超时/中断)

1. IDLE状态：初始状态，LOCK_REQ=0,BUS_CONNECT=0。
2. REQUESTING状态：应用层需要总线时，驱动设置LOCK_REQ=1，进入此状态。可以阻塞等待，也可以异步等待中断。
3. GRANTED状态：收到授权中断或轮询到LOCK_GRANT=1。此时拥有逻辑控制权，但物理未连接。
4. CONNECTED状态：设置BUS_CONNECT=1。此时可以安全地进行下游I2C通信。
5. BUSY子状态：在CONNECTED状态下进行实际的I/O操作。务必监控时间，确保单次操作不超过配置的保留时间。
6. DISCONNECTING状态：操作完成，先设BUS_CONNECT=0。
7. 返回IDLE：再设LOCK_REQ=0。如果在GRANTED或CONNECTED状态收到中断发现LOCK_GRANT=0（被更高优先级主设备夺权或超时），应立刻取消操作，强制跳回IDLE状态，并上报错误。

5.2 中断服务程序（ISR）处理要点

PCA9641的中断是低电平有效，并且是电平触发而非边沿触发。这意味着只要中断条件存在，INT引脚就会保持低电平。因此，在ISR中必须读取并清除中断状态寄存器（INT_STATUS），才能让INT引脚恢复高电平。

标准的ISR流程：

void PCA9641_ISR(void) { uint8_t int_status = read_register(INT_STATUS_ADDR); // 读取中断状态 write_register(INT_STATUS_ADDR, int_status); // 写回相同值以清除中断位（某些位是写1清除） if(int_status & BIT_GRANT_CHANGE) { // 总线授权状态变化 uint8_t contr = read_register(CONTR_ADDR); if(contr & BIT_LOCK_GRANT) { // 刚刚获得授权 driver_state = GRANTED; semaphore_give(bus_sem); // 通知等待任务 } else { // 刚刚失去授权（被夺权或超时） driver_state = IDLE; force_disconnect(); // 强制断开连接 report_error(BUS_LOST); } } if(int_status & BIT_MBOX_FULL) { // 邮箱有新数据 uint16_t mail = (read_register(MB_HI_ADDR) << 8) | read_register(MB_LO_ADDR); process_mailbox(mail); } if(int_status & BIT_BUS_HUNG) { // 总线挂死 handle_bus_hung(); } // ... 处理其他中断位 }

注意：清除中断状态位的具体方式需查阅数据手册，通常是“读-修改-写回”或“写1清除”。错误的中断清除方式会导致中断持续触发，使系统陷入中断风暴。

5.3 常见问题排查与调试技巧

在实际项目中，调试PCA9641相关的问题需要有条理。

问题1：主设备根本无法与PCA9641通信（读ID失败）。

• 检查清单：
  1. 电源与复位：测量VDD电压是否在2.3V-3.6V之间？RESET引脚是否为高电平？
  2. 地址配置：用万用表测量AD3-AD0引脚的实际电压，对照地址表计算出的地址是否与代码中一致？上拉/下拉电阻值是否在推荐范围内？这是高频发问题点。
  3. I2C信号：用示波器或逻辑分析仪抓取主设备发出的I2C波形。是否有起始条件？发送的7位地址+读写位是否正确？PCA9641是否回复了ACK（在第9个时钟周期拉低SDA）？
  4. 上拉电阻：所有I2C线路（MST0, MST1, SLAVE）是否都接了上拉电阻？阻值是否合适？总线电容是否过大导致上升沿太缓？

问题2：仲裁似乎不工作，两个主设备同时操作会冲突。

• 检查清单：
  1. 请求时机：确保两个主设备都是在LOCK_GRANT=0时才发送LOCK_REQ=1。如果一方已经获得授权，另一方应等待。
  2. 中断处理：确认两个主设备都正确配置并响应了INT中断。或者，如果采用轮询方式，轮询间隔是否足够短（远小于保留时间）？
  3. 优先级配置：检查两个主设备的PRIORITY位配置是否符合预期。
  4. 逻辑分析仪抓包：这是最有效的调试手段。同时抓取MST0, MST1, SLAVE三组信号，可以清晰地看到：两个主设备何时发出请求（写CONTR寄存器），PCA9641何时给出授权（INT信号跳变），以及下游总线的实际活动。可以验证仲裁逻辑和时序。

问题3：通信间歇性失败，有时能成功，有时超时。

• 检查清单：
  1. 保留时间不足：这是最常见的原因。用逻辑分析仪测量一次完整的、最长的下游I2C事务耗时是多少？确保配置的保留时间（RT寄存器值）大于这个时间，并留有至少20%-30%的余量。
  2. 总线负载与电容：下游总线是否挂载了太多设备？总走线是否太长？过大的总线电容会减慢上升沿，导致I2C时序违规，在高速（如400kHz, 1MHz）下尤为明显。尝试降低I2C速率或减小上拉电阻值。
  3. 软件状态机缺陷：检查驱动代码的状态机逻辑。是否存在在BUS_CONNECT=1的状态下，因为某种错误（如任务切换、中断延迟）而没有及时在保留时间内完成操作并释放总线的情况？这会导致PCA9641强制超时断开，可能损坏正在进行的事务。

问题4：电平转换功能异常，低压侧设备工作不稳定。

• 检查清单：
  1. VDD电压：确认PCA9641的VDD是否接在了系统最低的I/O电压上。
  2. 两侧上拉：确认高压侧和低压侧的总线是否分别上拉到了各自的电源轨。绝对不能只在一侧上拉，或者用同一个电源上拉两侧。
  3. 信号质量：用示波器分别观察高压侧和低压侧的信号。低压侧信号的高电平是否被钳位在VDD附近？波形是否干净，有无振铃或过冲？这可能与PCB布局、阻抗匹配有关。

调试心法：面对复杂的多主控I2C问题，逻辑分析仪是你的最佳伙伴。设置好触发条件（例如在SLAVE总线的起始条件触发），同时捕获所有相关信号，然后重现问题。通过对比分析正常和异常情况下的波形时序、仲裁器INT信号的变化、以及主设备控制寄存器的读写序列，绝大多数问题的根因都能被定位。记住，硬件仲裁器是确定性的，任何异常现象背后，一定是某个条件没有满足或某个时序被违反了。