企业官网建设流程全解析

1. 项目概述

如果你正在用MC56F8006这类数字信号控制器（DSC）做电机控制或者开关电源，肯定遇到过这样的问题：电流采样到底该在PWM周期的哪个时刻进行，才能避开开关噪声，抓到最真实的电流值？或者，你想让ADC以固定的周期采样，好做FFT分析，但用定时器软件触发总觉得时序上差点意思，不够“硬”，容易受中断延迟影响。我以前调一个永磁同步电机（PMSM）的FOC算法时，就在这上面栽过跟头，采样点没对齐，导致电流环波形畸变，电机哼哧哼哧地响。

MC56F8006这款芯片，在传统的DSC架构上，引入了两个非常关键的外设：可编程延迟块（PDB）和可编程增益放大器（PGA）。它们俩，尤其是PDB，可以说是解决上述ADC触发时序难题的“瑞士军刀”。简单来说，PDB就是一个高度可配置的“延时触发器”，它能把来自PWM同步信号、外部引脚、比较器甚至软件命令等各种触发源，经过一个你精确设定的延迟后，再去触发ADC开始转换。这个延迟是硬件实现的，精度可以到几十纳秒级别，完全不受软件跑飞的影响。而PGA则是个内置的仪表放大器，能帮你把差分小信号（比如采样电阻上的毫伏级压降）放大并转换成单端信号，直接喂给ADC，省了外置运放，还自带采样保持功能。

这篇文章，我就结合飞思卡尔那份AN3844应用笔记和我自己实际调板的经验，把MC56F8006里PDB、PGA配合ADC的几种核心触发模式掰开揉碎了讲清楚。我们会从最基础的“固定周期采样”开始，再到电机控制里最关键的“PWM中点同步采样”，最后看看怎么用外部信号来同步ADC。我会把每个模式的配置思路、寄存器操作、代码示例以及最容易踩的坑都列出来。目标就一个：让你看完就能在自己的项目里把这套机制用起来，实现精准、可靠的模拟信号采集。

2. 核心模块功能与设计思路解析

在深入配置细节之前，我们得先弄明白PDB和PGA这两个模块到底是干什么的，以及MC56F8006为什么要这么设计。这能帮你理解后续所有配置操作的“为什么”，而不是死记硬背寄存器值。

2.1 可编程延迟块（PDB）的角色与工作原理

PDB的核心功能就两个：多源触发和精确延迟。你可以把它想象成一个带有多路输入选择器和精密延时电路的触发器。

为什么需要PDB？在早期的MC56F83xx或者MC56F801x系列DSC中，如果你想用PWM的重载（Reload）同步信号去触发ADC，通常需要经过一个QuadTimer（比如TimerC2）来产生延迟。这是因为芯片内部PWM模块和ADC模块之间没有直接的硬件连线。这种方式能用，但不够灵活，延迟的精度和范围受限于定时器。

MC56F8006的PDB模块直接解决了这个问题。它在硬件上集成了一个专用的延迟链，时钟源是芯片的外设时钟（比如32MHz），通过一个可编程的分频器（PRESCALER）和延迟计数器（PDB_DELAYA/B）来产生精确的延迟。这个延迟是纯粹硬件实现的，与CPU内核是否在执行中断、代码跑在哪里毫无关系，保证了触发时序的绝对确定性，这对于数字电源的环路控制或者电机FOC算法的电流采样至关重要。

PDB的关键信号流：PDB模块有几个关键信号，理解了它们，看时序图就轻松了：

1. Trigger Input：触发输入。来源可以是软件命令（SWTRIG）、PWM同步信号、外部引脚（EXT_TRIGGER）、比较器输出（CMPx_OUT）或者通用定时器输出。通过PDB_SCR寄存器的TRIGSEL位选择。
2. Pre-triggerA/B：预触发信号A/B。这个信号会提前于真正的触发信号（TriggerA/B）产生，它的作用是告诉ADC模块：“准备好，我马上要触发你采样了”。在ADC的乒乓（Ping-Pong）模式下，Pre-triggerA和Pre-triggerB分别用于选择ADC的A组和B组配置寄存器（ADCSC1A和ADCSC1B）。
3. TriggerA/B：触发信号A/B。这才是最终触发ADC开始一次转换的硬件信号。它和Pre-trigger之间的时间差是固定的（由PDB内部逻辑决定），而Trigger Input到TriggerA/B的延迟，则由我们配置的PDB_DELAYA/B寄存器值决定。

延迟时间计算：这是配置时的核心。延迟时间T_delay的计算公式如下：T_delay = (PRESCALER分频系数) * (PDB_DELAY寄存器值) * (外设时钟周期)

举个例子，假设芯片主频32MHz，外设时钟也是32MHz（周期为31.25ns）。我们将PDB_SCR中的PRESCALER设为010（二进制，即分频系数为4），PDB_DELAYA寄存器设置为1000（0x3E8）。那么延迟时间就是：T_delay = 4 * 1000 * 31.25 ns = 125,000 ns = 125 μs这个125μs的延迟，就是从Trigger Input信号有效（比如PWM同步脉冲到来），到TriggerA信号有效（ADC真正开始转换）之间的精确间隔。

2.2 可编程增益放大器（PGA）的角色与工作流程

PGA在信号链中位于传感器（如采样电阻）和ADC之间。它的主要作用有三个：

1. 差分转单端：将差分输入信号（如VINP, VINN）转换为以地为参考的单端信号，这是大部分ADC输入所要求的。
2. ** programmable gain**：提供可编程的增益放大（例如1x, 2x, 4x, 8x, 16x, 32x），用于放大微弱的传感器信号，充分利用ADC的输入量程，提高信噪比。
3. 采样保持（S&H）：这是一个关键但容易被忽略的功能。PGA内部包含开关电容电路，可以在特定的时间点对输入信号进行采样并保持，确保在ADC转换期间，输入电压是稳定的。这对于采样高速变化的信号（如PWM斩波下的电流）尤为重要。

PGA与ADC的时钟同步：PGA工作需要时钟，而这个时钟最好与ADC的转换时钟同步，以避免时序混乱。MC56F8006设计得很巧妙：当ADC配置寄存器ADCSC2中的ECC位被置1时，ADC模块会输出其内部时钟，并路由给PGA使用。因此，必须保证PGA控制寄存器2（PGAx_CNTL2）中的ADIV位与ADC配置寄存器（ADCCFG）中的ADIV位设置相同。这样两者就工作在相同的分频时钟下，通常是8MHz（当主频32MHz，ADICLK=01,ADIV=01时）。

PGA引入的固有延迟：当PDB触发PGA，再由PGA去触发ADC时，会引入一个额外的、固定的处理延迟。这个延迟由PGA内部采样、增益建立等环节所需的时间决定，计算公式为：T_PGA_latency = (9 + NUM_CLK_GS * 18) * (PGA时钟周期)其中，NUM_CLK_GS是PGAx_CNTL2寄存器中的一个字段，用于控制增益和差分转单端阶段的时钟周期数，最小值为1。 例如，PGA时钟8MHz（周期125ns），NUM_CLK_GS设为2，则延迟为：(9 + 2*18) * 125 ns = 45 * 125 ns = 5.625 μs这个延迟在计算总的采样窗口时必须考虑进去，否则你设定的采样点可能会偏离实际期望的位置。

2.3 ADC触发模式的整体设计哲学

MC56F8006的ADC触发设计体现了一种“集中管理，灵活分发”的思想。PDB作为一个中央触发调度器，统一接收各种异步事件（PWM同步、外部中断等），然后通过可编程延迟这个“缓冲”和“对齐”工具，生成精准的触发脉冲给ADC（或经由PGA）。这种架构带来了几个显著优势：

1. 解耦与灵活性：将触发源（何时发生）与触发动作（何时采样）解耦。无论触发源多么不规则，PDB都能输出一个规整的、延迟可控的触发信号。
2. 硬件同步，确定性高：整个触发链路由硬件完成，消除了软件中断响应延迟、任务调度等带来的抖动（Jitter），采样时刻的确定性极高，适合对时序要求严苛的闭环控制。
3. 资源复用与简化：PGA的集成减少了外部电路，PDB的多种触发源选择减少了对额外定时器资源的占用。特别是PWM同步触发，直接为电机和电源控制提供了“开箱即用”的解决方案。

理解了这些，我们再去看具体的配置模式，就会觉得每一步操作都顺理成章了。

3. 多种ADC触发模式的配置与实现细节

接下来，我们进入实战环节，逐一剖析几种最常用的ADC触发模式。我会以代码片段为核心，解释每一行配置的目的和背后的原理。

3.1 固定周期采样模式

这是最简单，但也非常有用的一种模式。当你需要ADC以绝对固定的时间间隔进行采样时（例如，用于数字滤波、波形分析或数据记录），这种模式就派上用场了。它不依赖任何外部事件，完全由PDB内部的计数器产生周期性的触发。

配置核心思路：

1. 将PDB配置为软件触发（TRIGSEL=7），并启用连续模式（CONT=1）。
2. 设置PDB的模数计数器（PDB_MOD），这个值决定了触发周期。
3. 通过一次软件写SWTRIG位来启动PDB，之后PDB就会自动地、周期性地产生TriggerA/B信号。

关键代码解析：

// 假设已定义 CONSTANT_SAMPLE 为 1 #if CONSTANT_SAMPLE // 配置PDB状态控制寄存器（PDB_SCR） // 0x900 = 0b1001 0000 0000 // Bit12: ENA=1，使能PDB模块 // Bit8: CONT=1，启用连续模式（自动重载MOD计数器） // Bit7: SWTRIG=0 (初始化为0，稍后手动触发) // Bits[10:8] TRIGSEL=7 (111b)，选择软件触发源 // Bits[6:4] PRESCALER=0 (000b)，预分频系数为1 setReg(PDB_SCR, 0x900); // 设置PDB模数寄存器，决定采样周期 // 假设外设时钟32MHz，PDB时钟=32MHz/1=32MHz (周期31.25ns) // 设置PDB_MOD = 0x4000 = 16384 // 则触发周期 T = (PDB_MOD + 1) * 31.25ns = 16385 * 31.25ns ≈ 512us // 对应的采样频率约为 1.95 KHz setReg(PDB_MOD, 0x4000); // 设置A通道输出选择（AOS）。01b表示TriggerA输出使能，并连接到ADC硬件触发源。 setRegBitGroup(PDB_SCR, AOS, 1); // 确保CONT位已设置（上面已设置），TRIGSEL已设置为软件触发（111b） // 再次明确使能PDB（虽然上面设置了，这里再次确认是好习惯） setRegBit(PDB_SCR, ENA); // 关键一步：写入软件触发位，启动PDB的周期性触发 // 一旦此位置1，PDB计数器开始从0计数到PDB_MOD，并在每次计满时产生一个TriggerA脉冲。 // 由于CONT=1，计数器会自动重载，循环往复。 setRegBit(PDB_SCR, SWTRIG); #endif

ADC侧的配套配置：要让ADC响应PDB的硬件触发，必须正确设置ADC。

// 1. 使能硬件触发模式 setRegBit(ADC0_ADCSC2, ADTRG); // 设置ADTRG位，选择硬件触发源 // 2. 配置为单次转换模式（非连续转换） // 对于每个硬件触发脉冲，ADC只执行一次转换。 clrRegBit(ADC0_ADCSC1A, ADCO); // 清除ADCSC1A的ADCO位 clrRegBit(ADC0_ADCSC1B, ADCO); // 清除ADCSC1B的ADCO位（如果使用乒乓模式） // 3. 选择ADC通道（例如，通道0） // ADCH[4:0] = 00000b 对应通道0 setRegBitGroup(ADC0_ADCSC1A, ADCH, 0); // 4. 配置ADC时钟和采样时间（根据实际信号频率和精度要求调整） // 例如：ADICLK=01 (总线时钟/2), ADIV=11 (/8), ADLSMP=1 (长采样时间), MODE=1 (12位) // 假设总线时钟32MHz，则ADC时钟 = 32MHz / 2 / 8 = 2MHz setReg16(ADC0_ADCCFG, 0x75); // 0x75 = 0b0111 0101

注意：在这种模式下，PDB_DELAYA/B寄存器的值不会影响触发周期。触发周期完全由PDB_MOD决定。PDB_DELAY在这里的作用是设定从PDB计数器溢出（产生内部触发事件）到实际输出TriggerA/B脉冲之间的延迟，通常在这个固定周期模式下设置为0即可。

3.2 PWM重载同步信号触发模式（电机控制核心）

这是电机矢量控制（FOC）和许多开关电源拓扑中的“黄金标准”触发方式。目标是在PWM周期的中心点进行电流采样，此时功率管全部关断或处于确定的开关状态，电流纹波最小，采样值最能代表一个PWM周期内的平均电流。

为什么是PWM中心点？在中心对齐PWM模式下，上下桥臂的互补开关会在每个PWM周期的开始和结束产生开关动作，从而引入巨大的电压尖峰和噪声。而在PWM周期的正中间，所有开关管状态稳定（对于正弦调制，此时占空比变化率最大，但开关动作已结束），电流处于相对“干净”的状态，是采样的最佳窗口。

MC56F8006的实现路径：与老型号通过TimerC2中转不同，MC56F8006的路径更直接：PWM SYNC -> PDB -> ADC。PWM模块在每个重载点（即每个PWM周期的开始/结束，取决于对齐方式）会产生一个同步脉冲（SYNC信号）。这个信号可以直接被配置为PDB的触发源。

配置步骤详解：

1. 配置PWM模块以输出同步信号： 首先需要确保PWM模块能产生同步信号并输出到内部总线。

   // 假设使用PWM子模块0 // 使能PWM同步信号输出 setRegBit(PWM_SYNC, SYNC_OUT_EN); // 将PWM同步信号路由到内部触发总线（具体寄存器位名可能因型号略有差异，参考手册） // 例如，使用SIM（系统集成模块）的路由寄存器，将PWM同步信号连接到PDB的触发输入3 setRegBitGroup(SIM_GPSA, GPS_A5, 1); // 这是一个示例，具体路由需查手册

2. 配置PDB，选择PWM SYNC为触发源：

   // 清除CONT位，确保每个PWM SYNC脉冲只触发一次ADC（非连续模式） clrRegBit(PDB_SCR, CONT); // 清除SWTRIG位，使用硬件触发 clrRegBit(PDB_SCR, SWTRIG); // 设置触发源选择TRIGSEL=3 (011b)，对应PWM SYNC信号 setRegBitGroup(PDB_SCR, TRIGSEL, 3); // 设置AOS为01，使能TriggerA输出到ADC setRegBitGroup(PDB_SCR, AOS, 1); // 设置预分频器，例如不分频（PRESCALER=0） // 计算并设置PDB_DELAYA，这是核心！它决定了从PWM SYNC到ADC触发的延迟。 // 目标延迟 = (PWM周期 / 2) - PGA延迟(如果使用) - ADC采样保持时间 - 安全裕量 // 假设：PWM频率10kHz (周期100us)，目标在50us时采样。 // 不使用PGA，ADC采样时间约1us，留2us裕量。 // 期望PDB延迟 = 50us - 1us - 2us = 47us。 // PDB时钟32MHz (周期31.25ns)。 // 则 PDB_DELAYA = 47us / 31.25ns = 1504 (0x5E0) setReg16(PDB_DELAYA, 0x5E0); // 使能PDB模块 setRegBit(PDB_SCR, ENA);

   关键计算：PDB_DELAYA的值直接决定了采样点在PWM周期内的位置。必须根据PWM频率、信号调理电路延迟、ADC建立时间等精确计算。计算不准，采样点就可能落在开关噪声里。

3. 配置ADC：与固定周期模式类似，使能硬件触发（ADTRG=1），配置为单次转换模式，并选择正确的输入通道。

配合PGA使用：如果信号需要放大，则路径变为：PWM SYNC -> PDB -> PGA -> ADC。

• PDB配置基本不变，但PDB_DELAYA的计算需要减去PGA的固有延迟（前面计算的5.625μs之类）。
• 需要额外配置PGA模块：

  // 1. 配置PGA控制寄存器2 (CNTL2)，设置与ADC相同的时钟分频(ADIV) // 假设与ADC配置一致，ADIV=01 (二分频) setRegBitGroup(PGA0_CNTL2, ADIV, 1); // 设置NUM_CLK_GS，例如2 setRegBitGroup(PGA0_CNTL2, NUM_CLK_GS, 2); // 2. 配置PGA控制寄存器1 (CNTL1)，设置电荷泵分频等，通常用默认值或根据手册设置 setReg16(PGA0_CNTL1, 0x02); // 示例值 // 3. 配置PGA控制寄存器0 (CNTL0) // 清除TM位，使能硬件触发模式（由PDB触发） clrRegBit(PGA0_CNTL0, TM); // 设置增益，例如GAINSEL=001 (2倍增益) setRegBitGroup(PGA0_CNTL0, GAINSEL, 1); // 使能PGA模块 setRegBit(PGA0_CNTL0, EN); // 如果需要低功耗模式，可以设置LP位，但会降低带宽 // 4. 在ADC配置中，必须设置ECC位，以将ADC时钟输出给PGA setRegBit(ADC0_ADCSC2, ECC);

  在这种模式下，PDB的TriggerA输出是给PGA的，而PGA会产生一个新的触发信号给ADC。因此，PDB的AOS位可能需要不同的设置（例如，连接到PGA的触发输入），具体需参考芯片数据手册的触发路由图。

3.3 外部信号触发模式

这种模式允许一个来自芯片外部引脚（EXT_TRIGGER）的信号来同步ADC采样。常用于需要与外部事件或主控制器同步的应用，例如多板卡并联系统的均流采样，或者响应某个外部传感器的事件。

配置要点：

1. 引脚复用配置：EXT_TRIGGER信号通常与某个GPIO引脚复用（例如MC56F8006的GPIOC3）。首先需要将该引脚配置为外部触发功能，而不是普通GPIO。

   // 使能GPIOC3引脚的外设功能（假设EXT_TRIGGER复用在此引脚） setRegBit(GPIO_C_PER, PE3); // 具体是哪个PER寄存器的哪一位，必须查阅芯片的引脚复用表确定。

2. 配置PDB选择外部触发源：

   // 设置PDB触发源选择为外部触发（TRIGSEL=4，对应TriggerIn4） setRegBitGroup(PDB_SCR, TRIGSEL, 4); // 后续PDB_DELAYA、AOS、ENA等的配置与PWM触发模式类似 // 设置一个合适的延迟，例如希望外部信号到来后延迟10us再采样 // PDB_DELAYA = 10us / 31.25ns = 320 (0x140) setReg16(PDB_DELAYA, 0x140); setRegBitGroup(PDB_SCR, AOS, 1); setRegBit(PDB_SCR, ENA); // 注意：CONT位通常清零，每个外部脉冲触发一次。

3. ADC配置：同样使能硬件触发，单次转换模式。

应用示例：假设有一个5kHz的方波信号连接到EXT_TRIGGER引脚。配置好PDB延迟后，ADC会在每个方波上升沿（或下降沿，取决于PDB的触发极性设置，通常为上升沿）延迟指定时间后，精确地启动一次转换。你可以在ADC转换完成中断中读取数据，并翻转一个测试引脚，用示波器观察，会发现测试引脚翻转与外部信号严格同步，且延迟固定。

3.4 ADC乒乓（Ping-Pong）模式

这是一个提高采样效率的高级功能。简单说，就是一次硬件触发，ADC可以自动按顺序采样两个不同的通道，结果分别存入ADCRA和ADCRB寄存器。这对于需要同时采样两路相关信号（如电机的两相电流）的应用非常有用，可以保证两路采样的时间差极小，计算出的矢量更准确。

工作原理：

• ADC模块有两套控制/状态寄存器对：ADCSC1A/ADCRA和ADCSC1B/ADCRB。
• 当使用硬件触发（如来自PDB）时，PDB会先后产生两个预触发信号：Pre-triggerA和Pre-triggerB。
• Pre-triggerA会让ADC加载ADCSC1A的配置（比如选择通道0），然后TriggerA启动第一次转换，结果存入ADCRA。
• 经过一个可编程的延迟（由PDB_DELAYB - PDB_DELAYA决定），Pre-triggerB让ADC加载ADCSC1B的配置（比如选择通道1），接着TriggerB启动第二次转换，结果存入ADCRB。

配置关键：

1. PDB延迟寄存器设置：PDB_DELAYA和PDB_DELAYB的值决定了两次采样之间的时间间隔。这个间隔必须大于ADC完成一次转换所需的最长时间，否则第二次转换会覆盖第一次的结果。

   // 假设ADC时钟8MHz，12位转换，长采样时间，总转换时间约6us（查表确认）。 // 设置PDB_DELAYA = 1000 (0x3E8) -> 延迟1 = 1000 * 31.25ns = 31.25us setReg16(PDB_DELAYA, 0x3E8); // 设置PDB_DELAYB = 2000 (0x7D0) -> 延迟2 = 2000 * 31.25ns = 62.5us setReg16(PDB_DELAYB, 0x7D0); // 则两次采样的时间差 = 62.5us - 31.25us = 31.25us，远大于6us，安全。

2. PDB控制寄存器配置：需要同时使能A和B通道的输出。

   // 0x090F = 0b0000 1001 0000 1111 // Bit12: ENA=1 // Bits[11:10]: BOS=01 (使能TriggerB输出) // Bits[9:8]: AOS=01 (使能TriggerA输出) // Bits[6:4]: PRESCALER=0 // Bits[2:0]: TRIGSEL=7 (假设是软件触发启动的连续模式) 或 3 (PWM触发) setReg16(PDB_SCR, 0x090F);

3. ADC双通道配置：

   // 配置A组：采样通道0 setRegBitGroup(ADC0_ADCSC1A, ADCH, 0); // 选择通道0 clrRegBit(ADC0_ADCSC1A, ADCO); // 单次转换 setRegBit(ADC0_ADCSC1A, AIEN); // 使能中断（可选） // 配置B组：采样通道1 setRegBitGroup(ADC0_ADCSC1B, ADCH, 1); // 选择通道1 clrRegBit(ADC0_ADCSC1B, ADCO); // 单次转换 // ADCSC1B的AIEN通常也开启，但中断标志是共用的，在ISR中需判断是哪个完成。

4. 中断服务程序（ISR）：在ADC中断中，需要读取ADCSC1A和ADCSC1B的COCO标志位来判断是哪次转换完成，然后从相应的结果寄存器ADCRA或ADCRB中读取数据。

   重要限制：软件触发模式不支持乒乓模式。因为软件触发一次只能启动一套寄存器（A组）。

4. 实操心得与常见问题排查

理论配置看起来清晰，但实际调试中总会遇到各种波形不对、数据不准的问题。下面分享一些我踩过的坑和解决方法。

4.1 时序计算与验证：示波器是你的最佳伙伴

问题：配置了PWM中点触发，但用示波器看采样保持（S&H）电容上的电压，或者看ADC转换开始信号，发现采样点明显偏离PWM中心。

排查步骤：

1. 确认所有时钟：用示波器测量系统主时钟、外设时钟（供给PDB的）是否与软件配置一致。32MHz时钟周期应该是31.25ns。
2. 测量PWM SYNC信号：将PWM同步信号输出到一个GPIO（通过SYNC_OUT_EN和路由配置），用示波器观察其频率和与PWM波形的相对位置。确认它确实发生在每个PWM周期的重载点。
3. 测量PDB输出：将PDB的TriggerA或TriggerB信号路由到一个GPIO（部分芯片支持，或利用未用的PWM输出引脚模拟）。测量从PWM SYNC上升沿到TriggerA上升沿的时间，是否等于你计算的PDB_DELAY * PDB时钟周期。这是验证PDB延迟是否生效的最直接方法。
4. 计算总延迟链：如果使用了PGA，别忘了加上PGA的固有延迟（公式前面有）。总延迟 = PDB延迟 + PGA延迟。用示波器测量PWM SYNC到ADC实际开始转换（可以观察ADC的“忙”信号ADACT，或采样通道输入端的电压保持点）的时间，与计算值对比。
5. 检查ADC采样窗口：对于高频信号，ADC的采样时间（ADLSMP位控制）必须足够长，让采样电容上的电压稳定到目标精度（如12位精度的1/2 LSB）。如果采样时间太短，即使触发点正确，采到的值也是错的。参考手册中的表格，根据ADC时钟和输入信号源阻抗计算所需的最小采样时间。

4.2 寄存器配置的“坑”

问题：代码写了，寄存器也读了，但PDB就是不触发，或者触发一次后就停了。

检查清单：

1. 时钟门控：MCU上电后，外设模块（PWM、PDB、ADC、PGA）的时钟默认是关闭的。在配置任何寄存器之前，必须通过系统集成模块（SIM）或电源管理控制器（PMC）的时钟门控寄存器使能对应模块的时钟。例如：setRegBit(SIM_PCE, PDB0);。
2. PDB的ENA位：PDB_SCR中的ENA位必须在所有其他配置完成后最后设置，或者至少要在SWTRIG或硬件触发到来之前设置。有些工程师习惯先ENA再配其他，可能导致不可预料的行为。
3. CONT位与SWTRIG位：
   • 对于周期性连续采样（固定周期模式）：CONT=1，并手动写一次SWTRIG=1启动。
   • 对于事件触发单次采样（如PWM同步）：CONT=0，SWTRIG=0。每个硬件事件（PWM SYNC）都会触发一次。
   • 如果配置为事件触发但CONT=1，PDB会在第一次事件触发后进入自由运行模式，不再受后续事件控制，这通常不是想要的。
4. ADC的ADCO位：在硬件触发模式下，ADCSC1x中的ADCO（连续转换使能）位必须清零。如果设为1，ADC会在一次硬件触发后连续不断地转换，而不是等待下一次触发。
5. PGA的TM位与EN位：如果使用PGA硬件触发，PGAx_CNTL0中的TM位必须为0（硬件触发模式），同时EN位必须为1。如果TM=1且EN=1，则是软件触发模式，PDB的触发信号会被忽略。

4.3 中断与数据读取

问题：ADC配置了中断，但进不了中断服务程序，或者数据读出来全是0或固定值。

解决方法：

1. 中断向量表与使能：确保在启动代码或主函数中正确设置了ADC的中断向量，并且内核的中断总开关是打开的（__EI()）。
2. ADCSC1x的AIEN位：需要置1才能使能转换完成中断。
3. 清除中断标志：ADC转换完成后，硬件会置位COCO标志并产生中断。在中断服务程序（ISR）中，读取ADC结果寄存器（ADCRA或ADCRB）会自动清除COCO标志。如果只是检查标志而不读数据，标志会一直挂着，可能无法产生下一次中断。
4. 数据对齐：ADC结果寄存器默认是右对齐的。如果你定义了一个16位变量adc_result来读取ADCRA，那么12位转换结果就在这个变量的低12位。如果你需要左对齐，需要在ADC配置寄存器中设置对齐方式。
5. 通道选择与引脚复用：确保ADCSC1x中的ADCH位选择了正确的通道号，并且该ADC输入引脚已通过端口控制寄存器配置为模拟输入功能，而不是数字GPIO。

4.4 电源与噪声管理

问题：采样值存在随机跳动，尤其在电机高速运行或功率管开关时。

经验之谈：

1. 模拟电源隔离：确保MCU的模拟电源（VDDA）和数字电源（VDD）通过磁珠或电感隔离，并在靠近芯片引脚处放置足够大的去耦电容（如10uF钽电容+100nF陶瓷电容）。
2. 参考电压：使用一个干净、稳定的电压作为ADC参考电压（VREFH）。如果板载有高精度基准源（如REF5025），尽量使用它，而不是直接接VDDA。
3. 信号调理与滤波：电流采样信号在进入ADC之前，必须经过运放调理、低通滤波（RC滤波），以衰减开关频率及其谐波噪声。RC滤波器的截止频率需要仔细计算，既要滤除噪声，又不能引入太大的相位延迟影响控制环路。
4. 采样时刻：再次强调，对于电机控制，PWM中心点采样是避开开关噪声的最有效手段。确保你的PDB延迟计算准确，将采样窗口牢牢放在“安静”的区间内。
5. 软件滤波：在ADC中断中读取数据后，可以加入简单的软件滤波，如一阶滞后滤波（filtered_value = α * new_value + (1-α) * filtered_value），或连续采样几次取平均，以抑制偶发的毛刺。

调试ADC触发系统，本质上是调试一个精密的硬件时序链。耐心、细致的测量（示波器）和逻辑分析（对照手册和代码）是解决问题的唯一途径。把上述配置和排查方法作为你的检查清单，大部分问题都能迎刃而解。