企业官网建设流程全解析

1. 从零开始理解ARM Cortex-M4F的异常与中断

如果你正在开发基于ARM Cortex-M4F的嵌入式系统，无论是做一个智能手环的固件，还是写一段工业控制器的实时逻辑，你都绕不开一个核心话题：异常和中断。这玩意儿就像是系统的“神经系统”，外部世界的任何风吹草动——比如一个按键被按下、一串数据接收完成，或者定时器走到了头——都需要通过这套机制来“刺痛”CPU，让它放下手头的工作，立刻去处理更紧急的事情。处理得好，系统反应灵敏、运行稳定；处理不好，轻则功能失常，重则整个系统死锁。

Cortex-M4F作为一款广泛用于实时性要求高、功耗敏感场景的微控制器核心，其异常与中断机制设计得非常精巧。它不像一些简单的8位机，中断来了就跳走，它有一套完整的“硬件自动服务”流程，包括自动保存现场、自动取向量、甚至支持高优先级中断“插队”（嵌套），处理完还能“无缝衔接”地回到被打断的地方。这一切的核心，都依赖于一个叫做嵌套向量中断控制器（NVIC）的硬件模块和一套定义清晰的异常模型。理解它们，你才能真正驾驭这颗芯片，写出既高效又可靠的底层代码。接下来，我们就抛开枯燥的手册语言，用实际开发的视角，把这套机制的里里外外、坑坑洼洼都捋清楚。

2. 核心基石：NVIC与异常模型全景解读

在深入代码之前，我们必须先建立起一个顶层的认知框架。Cortex-M4F处理所有异常（包括中断）都是在一种叫做**处理器模式（Handler Mode）**下进行的。你可以把处理器模式想象成公司的“应急指挥中心”模式。平时CPU在“线程模式（Thread Mode）”下正常执行你的主程序（比如循环检测、计算），就像员工在工位按部就班工作。一旦有异常（比如中断）发生，CPU就立刻切换到“应急指挥中心”模式，在这里有专门的流程和权限来处理突发事件。

2.1 异常处理的“自动化流水线”

这套机制最精妙的地方在于其高度的自动化，这大大减轻了程序员的负担，也提高了响应速度。其核心流程可以概括为以下几步，几乎全部由硬件完成：

1. 硬件自动压栈（状态保存）：当异常被响应时，处理器硬件会自动将当前执行现场的关键寄存器压入当前使用的堆栈（主堆栈MSP或进程堆栈PSP）。这些寄存器通常包括R0-R3, R12, LR, PC, xPSR。如果使能了浮点单元（FPU），还会自动保存S0-S15和FPSCR寄存器。这个过程是原子性的，保证了现场保存的完整性。
2. 并行向量获取：在压栈的同时，处理器会并行地从向量表中取出对应异常的处理函数地址（即中断服务程序ISR的入口地址）。这个“一心二用”的设计消除了顺序操作带来的延迟，是快速响应的关键。
3. 更新寄存器并跳转：硬件会更新链接寄存器LR为一个特殊的EXC_RETURN值（这个值记录了返回时需要的信息，如使用哪个堆栈），然后将程序计数器PC指向刚刚取出的ISR地址，从而开始执行异常处理程序。
4. 硬件自动出栈（状态恢复）：当ISR执行完毕，通过一条将EXC_RETURN值加载到PC的指令（如BX LR）返回时，硬件会自动将之前压栈的寄存器值还原，CPU状态瞬间恢复到被中断前的时刻，程序继续执行。

这个“硬件自动服务”机制是Cortex-M系列中断响应速度快的根本原因。作为开发者，你只需要专注于编写ISR里的业务逻辑，现场的保存和恢复完全不用操心。

2.2 异常的类型与等级体系

不是所有的“异常”都叫中断。在Cortex-M4F中，异常是一个更广义的概念，中断（IRQ）只是其中一类。它们被组织成一个严格的优先级体系，构成了系统响应的秩序。

固定优先级异常（不可屏蔽）：

• 复位（Reset，优先级-3）：最高优先级，芯片上电或复位时触发，用于系统初始化。
• 不可屏蔽中断（NMI，优先级-2）：顾名思义，无法通过软件屏蔽。通常用于处理最严重的硬件错误，如看门狗超时、电源故障等，必须立即响应。
• 硬故障（Hard Fault，优先级-1）：当其他异常处理程序本身出错，或发生了无法由其他机制处理的严重错误时触发。它是所有可配置优先级异常的“最后防线”。

可配置优先级异常： 除了上述三个，其他异常（包括外部中断）的优先级都是可以软件配置的。在Tiva™ C系列（如TM4C129）中，优先级可配置范围为0-7，数值越小，优先级越高。这里有个关键细节：软件可配置的最高优先级是0，但在内部逻辑中，0的优先级排在复位、NMI和硬故障之后，实际上是第四高的优先级。

可配置优先级的异常主要包括：

• 内存管理故障、总线故障、用法故障：分别由内存保护违规、总线访问错误、非法指令（如除零、未对齐访问）等触发。
• SVCall：由SVC指令触发，常用于实现操作系统（OS）的系统调用。
• PendSV：可挂起的系统服务请求，优先级可设为最低，常用于OS中进行低优先级的上下文切换，避免在高优先级中断中执行耗时操作。
• SysTick：系统定时器中断，为OS提供心跳时钟。
• 中断（IRQ）：也就是我们常说的外部中断，由片内外设（如GPIO、UART、定时器）产生。TM4C129DNCPDT支持多达106个外部中断源。

注意：优先级配置的“陷阱”。默认情况下，所有可配置优先级的异常和中断的优先级都是0。如果你不进行显式配置，当多个中断同时发生时，它们将具有相同的优先级。此时，中断号（IRQ number）小的会优先得到服务。这可能导致低编号但非关键的外设（比如GPIO端口A）意外地阻塞了高编号的关键外设（比如某个重要的通信接口）。因此，在系统初始化时，根据任务重要性合理分配中断优先级是必不可少的一步。

2.3 向量表：异常处理的“电话簿”

向量表是存储在Flash起始位置（默认0x0000 0000）的一块连续内存区域。它的每一项都是一个4字节的地址，指向对应异常的处理函数。第一项比较特殊，是主堆栈指针（MSP）的初始值。

在启动文件（如startup_tm4c129.s）中，你会看到一个用汇编语言定义的向量表。编译器在链接阶段，会将你在C代码中定义的这些Handler函数的地址填充到正确的位置。一个关键要求是，每个向量地址的最低有效位（LSB）必须为1，这告诉处理器此代码是Thumb指令集（Cortex-M系列只支持Thumb）。

3. 中断的精细化管理：优先级、分组与状态机

理解了异常的基本框架后，我们需要更深入地钻探中断管理的细节，这是实现复杂实时系统的关键。

3.1 中断优先级分组：抢占与子优先级的艺术

NVIC提供了一个非常灵活的特性：中断优先级分组。它允许你将一个8位的优先级字段（在TM4C129上是高3位有效，即0-7）进一步划分为抢占优先级（Preemption Priority）和子优先级（Sub-priority）。

• 抢占优先级：决定了中断是否可以嵌套。高抢占优先级的中断可以打断正在执行的低抢占优先级的中断。
• 子优先级：当多个中断同时 pending（挂起）且具有相同的抢占优先级时，子优先级高的先被响应。子优先级不能导致中断嵌套。

分组通过NVIC_PRIx寄存器（或CMSIS库中的NVIC_SetPriorityGrouping函数）来配置。例如，如果你选择分组2，表示用高2位表示抢占优先级（0-3级），低1位表示子优先级（0-1级）。

配置示例与场景分析： 假设系统中有三个中断：按键（紧急停止，IRQ10）， 串口接收（重要数据，IRQ20）， 定时器（普通闪烁LED，IRQ30）。

• 目标：按键必须能打断任何其他中断；串口和定时器不能互相打断，但串口应先于定时器处理。
• 配置：
  • 设置优先级分组为NVIC_PRIORITY_GROUP_2（2位抢占，1位子级）。
  • 按键中断：抢占优先级 = 0（最高），子优先级 = 0。
  • 串口中断：抢占优先级 = 2，子优先级 = 0。
  • 定时器中断：抢占优先级 = 2，子优先级 = 1。
• 效果：
  • 按键（抢占0）可以打断正在处理的串口或定时器中断（抢占2）。
  • 串口和定时器抢占优先级相同（均为2），因此它们不能互相嵌套。
  • 当串口和定时器同时挂起时，由于串口子优先级（0）高于定时器（1），串口会先被处理。

3.2 中断的状态迁移与生命周期

每个中断在NVIC内部都有一个明确的状态机，理解它对于调试中断不触发或重复触发的问题至关重要。

1. 非活跃（Inactive）：中断未发生，也未挂起。这是初始状态。
2. 挂起（Pending）：中断源（如GPIO边沿、UART接收完成）已经发出了请求信号，但CPU尚未开始处理它。这个状态可以通过NVIC的ISPRx（Set Pending Register）寄存器由软件强制设置，也可以通过ICPRx（Clear Pending Register）寄存器由软件清除。
3. 活跃（Active）：CPU已经跳转到该中断的ISR中开始执行。此时，该中断在NVIC中的状态变为“活跃”。
4. 活跃且挂起（Active and Pending）：一个罕见但可能的状态。当CPU正在处理某个中断A的ISR时，同一个中断源A又产生了一个新的请求。此时，中断A既是“活跃”（正在处理中），又是“挂起”（有新请求）。对于大多数外设，需要在ISR中清除中断标志位以避免此情况。

一个至关重要的实践细节：中断标志的清除时机。 手册中有一个特别重要的提示：在ISR末尾清除外设的中断标志后，需要等待几个时钟周期，NVIC才能感知到中断源的撤销。如果你在ISR的最后一条指令才清除标志，然后立即返回，NVIC可能仍认为该中断有效，导致ISR被错误地立即重新进入。

解决方案（二选一）：

• 推荐做法：在ISR的开头就清除中断标志。这样，即使ISR执行时间较长，也不会导致重复进入。
• 替代做法：如果必须在ISR末尾清除，则在清除标志后，执行一条对该外设寄存器或任何其他内存位置的读或写操作（例如，读取刚才写入的标志位寄存器），这个操作会冲刷处理器的写缓冲区，确保NVIC能立刻看到更新后的状态。

3.3 高级特性：尾链与迟到抵达

为了极致优化中断响应和退出延迟，Cortex-M4F实现了两个高级硬件机制：

• 尾链（Tail-Chaining）：假设中断A的ISR刚执行完，准备返回时，发现中断B已经处于挂起状态且满足响应条件（优先级足够）。此时，硬件会跳过“恢复现场-压栈现场”这个冗余过程，直接开始执行中断B的ISR。这节省了至少12个时钟周期（8个寄存器的出栈和入栈时间），实现了中断间的“无缝背靠背”处理。
• 迟到抵达（Late-Arriving）：假设CPU正在为中断A进行“压栈现场”的操作（即上述步骤1），此时一个更高优先级的中断B突然到来。硬件不会等A的现场保存完再去响应B，而是会立即转而处理中断B，但A的现场保存操作会继续完成（因为要保存的寄存器对A和B是相同的）。这保证了最高优先级的中断B能获得最快的响应，其响应延迟仅比没有中断发生时多几个时钟周期。

这两个特性完全由硬件实现，无需软件干预，是Cortex-M系列在实时性方面表现出色的重要原因。

4. 同步原语与独占访问：多核/多线程数据安全的基石

在输入资料的开头，提到了使用LDREX和STREX指令实现信号量（Semaphore）。这是在多线程环境（如RTOS）或未来多核Cortex-M处理器中，实现共享资源安全访问的底层硬件支持。虽然TM4C129是单核，但在RTOS的多任务间，这个机制同样关键。

4.1 独占访问监视器与指令对

Cortex-M4F内部有一个独占访问监视器。它标记处理器是否对某块内存区域发起了“独占读”。

• LDREX Rx, [Ry]：从Ry寄存器指向的地址进行独占加载。监视器会标记这个地址。
• STREX Rd, Rx, [Ry]：尝试向Ry指向的地址进行独占存储。执行此指令时，处理器会检查监视器对该地址的标记是否仍然有效。如果有效，则存储Rx的值到内存，并将Rd置为0（成功）；如果无效（例如期间有其他总线主机写入了该地址），则存储操作不会发生，并将Rd置为1（失败）。

4.2 实现一个自旋锁信号量

利用这对指令，我们可以实现一个简单的、无操作系统的自旋锁，保护一小段临界区代码。

// 假设 lock_address 指向一个用于做锁的32位内存变量，0表示空闲，1表示占用。 volatile uint32_t* lock_address = ...; void acquire_spinlock(void) { uint32_t status; do { // 步骤1: 独占读锁的值 __LDREXW(lock_address); // 这行读取值，但更重要的是标记了该地址 // 在实际代码中，我们需要检查读回的值是否为0（空闲），这里简化了检查逻辑 // 步骤2: 尝试独占写入1（加锁） status = __STREXW(1, lock_address); // 尝试将1写入锁地址 // 步骤3: 检查状态位 } while (status != 0); // 如果STREX失败（status=1），则重试整个循环 // 成功获取锁后，需要一条数据内存屏障指令，确保加锁操作先于临界区代码执行 __DMB(); } void release_spinlock(void) { // 释放锁前，也需要内存屏障，确保临界区内的操作都已完成 __DMB(); // 简单地将锁变量清零。在单核且无其他总线主设备场景下，普通存储即可。 // 但在多核或DMA可能访问的场景，释放锁也应使用原子操作，此处为简化。 *lock_address = 0; }

独占标记何时会被清除？这是理解该机制的关键。处理器在以下三种情况下会清除自己的独占访问标记：

1. 执行CLREX指令（显式清除）。
2. 执行STREX指令（无论成功与否）。
3. 发生异常（包括中断）。这一点非常重要！这意味着，如果一个任务通过LDREX读了一个锁，但在执行STREX前被中断了，中断服务程���（或中断中切换到的另一个任务）也尝试操作同一个锁，那么第一个任务的独占标记会在异常入口被清除，从而保证其后续的STREX会失败，避免了竞争条件。这从硬件上保证了信号量机制能在多线程间正确工作。

实操心得：���基于RTOS的实际开发中，我们很少需要自己用LDREX/STREX去造锁轮子，因为RTOS（如FreeRTOS、ThreadX）已经提供了成熟的互斥量、信号量API，它们内部就是基于这些原子指令实现的。理解这个原理的价值在于，当你在RTOS下使用这些同步原语时，能明白其开销和限制，并且在你需要为某个特定的、极度轻量的共享资源设计保护时，知道有这样一个底层的工具可用。

5. 故障处理：当系统“崩溃”时发生了什么

异常机制不仅用于处理正常的中断，也用于处理错误，即故障（Fault）。Cortex-M4F提供了多种故障类型，帮助你精准定位系统问题。

5.1 故障类型与诊断

1. 硬故障（Hard Fault）：这是“最后一道防线”，当其他故障无法处理或处理过程中又出错时，都会升级为硬故障。它优先级最高（-1），不可屏蔽。通常意味着系统发生了严重错误，如访问了不存在的内存、从非法地址取指等。
2. 内存管理故障（MemManage Fault）：由内存保护单元（MPU）或核心的默认内存映射规则触发。例如，尝试在标记为“不可执行（XN）”的区域执行代码，或者以无权限的模式（用户模式访问特权模式内存）访问受保护区域。
3. 总线故障（Bus Fault）：在读取指令或访问数据时，总线返回了错误响应。比如，访问了一个未初始化的外部存储器地址，或者访问了已下电的外设。
4. 用法故障（Usage Fault）：由非法指令执行引起。包括：执行未定义的指令、尝试进行非法的未对齐内存访问（在Cortex-M4F上，通常只有LDRD/STRD等少数指令要求对齐）、在非法状态下执行指令（如尝试切换到ARM状态）、以及异常返回时使用了无效的EXC_RETURN值。特别地，你可以配置内核，使除零操作也触发用法故障，这对捕捉数学错误非常有用。

5.2 故障状态寄存器与调试

当故障发生时，盲目重启是下策。Cortex-M4F提供了详细的故障状态寄存器（HFSR,CFSR等），它们像“黑匣子”一样记录了故障发生的原因。

调试故障的标准化流程：

1. 编写故障处理函数：为硬故障、内存管理故障、总线故障、用法故障分别编写处理函数（例如HardFault_Handler()）。在开发阶段，不要让它们为空循环。
2. 在故障处理函数中读取状态寄存器：

   void HardFault_Handler(void) { // 1. 读取硬故障状态寄存器 (HFSR) uint32_t hfsr = SCB->HFSR; // 2. 如果是因为其他故障升级而来，读取配置故障状态寄存器 (CFSR) // CFSR 包含了 MemManage, BusFault, UsageFault 的详细状态位 if (hfsr & SCB_HFSR_FORCED_Msk) { uint32_t cfsr = SCB->CFSR; // 解析CFSR的各个位，判断具体是哪种故障 if (cfsr & SCB_CFSR_IMPRECISERR_Msk) { /* 不精确的总线错误 */ } if (cfsr & SCB_CFSR_UNDEFINSTR_Msk) { /* 未定义指令 */ } // ... 其他位判断 } // 3. 读取故障地址寄存器 (MMAR, BFAR)，对于内存和总线故障，这里存着出错的地址 uint32_t bfar = SCB->BFAR; // 总线故障地址 uint32_t mmar = SCB->MMAR; // 内存管理故障地址 // 4. 获取返回地址 (LR) 和程序计数器 (PC)，它们能告诉你故障发生时程序执行到哪里 // 注意：在故障Handler中，LR保存的是特殊的EXC_RETURN值，PC需要从堆栈帧中获取。 // 这通常需要内联汇编来读取堆栈指针(SP)指向的保存现场。 __asm volatile ( "MRS R0, MSP \n" // 获取主堆栈指针 "LDR R1, [R0, #24] \n" // 从堆栈帧中取出PC (偏移量24字节) "MOV %0, R1 \n" : "=r" (fault_pc) // 输出到C变量fault_pc : : "r0", "r1" ); // 5. 将上述信息通过串口打印、保存到非易失存储器，或触发LED报警 debug_printf("HardFault! HFSR=0x%08X, CFSR=0x%08X, BFAR=0x%08X, PC=0x%08X\n", hfsr, cfsr, bfar, fault_pc); // 6. 最后，根据情况选择死循环或系统复位 while(1); // 死循环，方便连接调试器检查 // NVIC_SystemReset(); // 或者触发系统复位 }

3. 分析信息：结合出错的PC地址（指向引发故障的指令附近）和BFAR/MMAR（出错的访问地址），以及状态寄存器的标志位，你就能快速定位到是哪个函数、哪行代码、访问了哪个非法地址或执行了哪条非法指令。

故障升级（Escalation）：这是故障处理中一个微妙但重要的概念。如果一个用法故障的处理程序（优先级可配置）在执行时，自己又触发了一个用法故障，那么这个新的故障无法打断自己（优先级相同），它就会被**升级（Escalate）**为一个硬故障。同样，如果故障处理程序被禁用，或者新故障的优先级不高于当前正在处理的异常，也会升级为硬故障。因此，硬故障处理程序是你调试复杂系统问题的最终入口。

6. 低功耗睡眠模式与唤醒

对于电池供电的物联网设备，功耗至关重要。Cortex-M4F提供了灵活的睡眠机制。

6.1 进入睡眠的三种方式

1. WFI（Wait For Interrupt）：执行WFI指令后，CPU立即进入睡眠模式，直到任一中断发生才被唤醒。这是最常用的方式。
2. WFE（Wait For Event）：执行WFE指令后，CPU会检查一个内部的“事件寄存器”。如果为0，则进入睡眠；如果为1，则清零该寄存器并继续执行，不睡眠。可以通过SEV（Send Event）指令或某些硬件事件（如多核系统中的其他核心发出的事件）来设置这个寄存器。WFE常用于多核同步或基于事件的节能调度。
3. Sleep-on-Exit：这是一个配置选项（设置SCR寄存器的SLEEPONEXIT位）。当设置后，CPU在处理完所有中断并返回线程模式（Thread Mode）的瞬间，会自动再次进入睡眠，而无需执行WFI指令。这非常适合那种“只有中断才需要工作，平时完全休眠”的应用模式，比如一个由定时器或外部事件周期性唤醒的数据采集器。

6.2 睡眠深度与唤醒源

• 睡眠模式（Sleep）：仅停止CPU内核的时钟，外设和系统时钟可能仍在运行。唤醒速度快，功耗降低适中。
• 深度睡眠模式（Deep Sleep）：停止系统时钟，可能还会关闭PLL和Flash存储器。功耗极低，但唤醒需要更长时间，因为需要重新锁相环和唤醒Flash。

通过配置系统控制寄存器（SYSCTRL）的SLEEPDEEP位来选择模式。唤醒源通常是使能了中断的外设（如GPIO、定时器、串口等）。一个关键点是，唤醒事件本身不一定能清除让CPU进入睡眠的条件。例如，你因为等待一个信号量而睡眠，唤醒后必须重新检查信号量是否有效，否则可能立刻又睡回去。因此，一个健壮的低功耗主循环通常长这样：

void main(void) { system_init(); peripheral_init(); enable_interrupts(); while(1) { // 1. 检查是否有工作需要做（例如，处理队列中的数据） if (!work_pending()) { // 2. 配置所有可能唤醒CPU的中断 prepare_for_sleep(); // 3. 执行WFI进入睡眠 __WFI(); // 4. CPU被唤醒后，首先执行的是对应的ISR // 5. ISR返回后，代码会继续从这里执行 // 6. 再次检查工作条件，避免虚假唤醒 if (work_pending()) { do_work(); } } else { do_work(); } } }

7. 实战配置与常见���题排查

理论最终要落地到代码。我们以TM4C129为例，看看如何配置一个GPIO引脚的中断。

7.1 配置一个GPIO下降沿中断的完整流程

#include <stdint.h> #include "tm4c1294ncpdt.h" // 包含寄存器定义的头文件 void GPIO_PortA_IRQHandler(void) { // 1. 第一时间清除GPIO端口A的中断标志位！ // 读取并清除RIS寄存器（原始中断状态）的对应位 if(GPIO_PORTA_AHB_RIS_R & 0x01) { // 假设是引脚0 GPIO_PORTA_AHB_ICR_R = 0x01; // 写1清除对应中断标志 } // 2. 执行你的中断处理逻辑 toggle_led(); // 注意：如果处理逻辑复杂，要考虑中断嵌套和重入问题。 } void init_gpio_interrupt(void) { // 步骤A: 使能外设时钟 SYSCTL->RCGCGPIO |= SYSCTL_RCGCGPIO_R0; // 使能GPIO Port A时钟 // 步骤B: 配置GPIO引脚为输入，并启用上拉/下拉（可选） GPIO_PORTA_AHB->DIR &= ~0x01; // PA0 设为输入 GPIO_PORTA_AHB->PUR |= 0x01; // 启用上拉电阻 // 步骤C: 配置GPIO中断触发类型 GPIO_PORTA_AHB->IS &= ~0x01; // 边沿触发 (0) GPIO_PORTA_AHB->IBE &= ~0x01; // 由IEV控制单一边沿 (0) GPIO_PORTA_AHB->IEV &= ~0x01; // 下降沿触发 (0) // 步骤D: 在GPIO模块中使能该引脚的中断 GPIO_PORTA_AHB->IM |= 0x01; // 屏蔽位写1，允许中断 // 步骤E: 在NVIC中配置中断优先级并使能 // 设置优先级分组（可选，使用默认分组0） // NVIC_SetPriorityGrouping(0); // 设置Port A中断的优先级为2 (假设) NVIC_SetPriority(INT_GPIOA, 2); // 在NVIC中使能GPIO Port A中断 NVIC_EnableIRQ(INT_GPIOA); // 步骤F: 全局使能中断 __enable_irq(); }

7.2 常见问题排查速查表

7.3 个人经验与建议

• 中断服务程序（ISR）要短小精悍：ISR应该只做最必要、最紧急的事情，比如读取数据、清除标志、发送信号量。复杂的处理应该交给任务（在RTOS中）或主循环中的状态机。长时间的ISR会阻塞其他低优先级中断，破坏系统实时性。
• 谨慎使用中断嵌套：虽然NVIC支持嵌套，但过度嵌套会增加栈的使用量（每个嵌套中断都会压栈一份现场），并使得系统行为复杂化。对于大多数应用，合理设置优先级，让高优先级中断简单快速，避免或减少嵌套，是更稳健的设计。
• 善用PRIMASK和BASEPRI进行临界区保护：在操作一些非原子的共享数据结构时，除了用信号量，有时更简单高效的方法是暂时关闭全局中断(__disable_irq())或屏蔽低于某个优先级的中断。但切记，临界区要尽可能短。
• 向量表重定位：如果你的程序从RAM启动或需要动态更新中断向量，可以通过设置SCB->VTOR寄存器来重定位向量表。务必确保新向量表地址是1024字节对齐的。
• 浮点上下文保存：如果使用FPU，且中断可能打断浮点运算，务必在编译选项和启动代码中使能自动浮点状态保存（如-mfpu=fpv4-sp-d16 -mfloat-abi=hard，并在启动代码中设置CPACR寄存器）。否则，中断上下文切换会破坏浮点寄存器，导致计算错误。