企业官网建设流程全解析

1. 从经典CAN到CAN FD：为什么我们需要更快的车载网络？

在汽车电子和工业控制领域摸爬滚打十几年，我亲眼见证了控制器局域网（CAN）总线从一种“够用就好”的通信方式，演变为如今智能网联汽车和复杂工业系统的“神经系统”。早期的经典CAN，最高1Mbps的速率和最多8字节的数据场，在控制车门车窗、读取传感器数据时游刃有余。但随着高级驾驶辅助系统（ADAS）、车载信息娱乐系统以及域控制器架构的普及，海量的传感器数据（如摄像头图像、雷达点云）、复杂的控制指令和诊断信息，让传统的CAN总线带宽捉襟见肘。

这就引出了CAN FD（Flexible Data-rate，灵活数据速率）。它不是一个全新的协议，而是一次精明的“扩容”和“提速”。其核心思想是在仲裁阶段（即决定谁可以占用总线发言权的阶段）沿用经典的、可靠的、速度相对较低的通信速率，以确保在多节点竞争时的稳定性。一旦某个节点赢得仲裁，进入数据发送阶段，它就可以“踩下油门”，切换到更高的通信速率，并且数据场的长度也从8字节扩展到了最多64字节。这种“慢仲裁、快传输”的模式，在保持与经典CAN硬件兼容性（相同的物理层）和强大错误处理机制的同时，将有效数据吞吐量提升了数倍。对于开发者而言，理解CAN FD，不仅仅是知道这个概念，更要深入到实现它的硬件核心——CAN控制器，尤其是其寄存器配置的每一个细节。

德州仪器（TI）的模块化CAN（MCAN）控制器，是众多现代微控制器中集成的高性能CAN FD IP核的一个典型代表。它严格遵循ISO 11898-1:2015标准，提供了从经典CAN到CAN FD的无缝支持。但手册上密密麻麻的寄存器位域描述，常常让初学者望而却步，甚至让有经验的工程师在调试通信故障时感到头疼。这篇文章，我就结合自己多年在汽车ECU开发中调试MCAN的经验，抛开官方手册的平铺直叙，带你深入这些关键寄存器背后设计的逻辑，手把手教你如何配置出一个稳定、高效的CAN FD通信节点。无论你是正在评估TI平台的学生，还是在一线调试通信问题的工程师，相信这些从实际项目中踩坑总结出的细节，都能让你少走弯路。

2. MCAN控制器核心架构与寄存器地图总览

在深入每个寄存器之前，我们必须先建立起对MCAN控制器整体架构的认知。你可以把它想象成一个高度专业化的小型数据处理中心，负责处理所有与CAN总线相关的底层事务。它的核心工作流程大致如下：首先，通过收发器将总线上的差分信号转换为数字电平；然后，由MCAN的位时序处理单元进行采样和同步；接着，协议引擎负责解析或组装符合CAN/CAN FD帧格式的数据；最后，通过一系列精心设计的内存缓冲区（如Rx FIFO、Tx Buffer）与主控CPU进行数据交换。

MCAN的寄存器就是配置和控制这个“数据处理中心”的所有开关、旋钮和状态指示灯。它们被映射到微控制器内存空间的一段连续地址上。根据功能，这些寄存器可以清晰地划分为几个关键群组：

1. 核心控制与配置寄存器组：这是MCAN的“大脑”。CCCR (CAN CC Control Register)寄存器是总开关，其中的INIT位必须置1才能进入配置模式，修改其他关键参数；FDOE和BRSE位则分别用于全局启用CAN FD模式和位速率切换功能。NBTP (Nominal Bit Timing and Prescaler Register)和DBTP (Data Bit Timing and Prescaler Register)寄存器则分别掌管仲裁阶段（Nominal）和数据阶段（Data）的通信速率，是配置的绝对核心，我们后面会详细拆解。

2. 中断与状态管理寄存器组：这是MCAN的“神经末梢”和“仪表盘”。IR (Interrupt Register)寄存器就像一排状态指示灯，当发生特定事件（如收到新消息、发送完成、总线错误等）时，对应的位会被硬件置1。IE (Interrupt Enable Register)寄存器则是这些指示灯对应的开关，你可以决定哪些事件需要触发CPU中断。ILS (Interrupt Line Select Register)寄存器则更精细，允许你将不同类型的中断分配到不同的硬件中断线上，便于优先级管理。而PSR (Protocol Status Register)和ECR (Error Counter Register)寄存器则是诊断仪表盘，实时显示总线状态（如ACT活动状态、BO总线关闭状态）和错误计数（TEC发送错误计数、REC接收错误计数），是排查通信问题的第一手资料。

3. 消息过滤与存储管理寄存器组：这是MCAN的“安检和分拣系统”。CAN总线是广播式的，所有消息所有节点都能“听”到。但一个节点通常只关心特定ID的消息。GFC (Global Filter Configuration)、SIDFC (Standard ID Filter Configuration)和XIDFC (Extended ID Filter Configuration)寄存器用于配置一套强大的硬件过滤引擎。你可以设置接受列表、拒绝远程帧等，确保只有需要的消息才会被存入接收缓冲区，极大减轻CPU的负担。RXF0C/RXF1C等寄存器则用于配置接收FIFO的深度、起始地址等。

4. 时间戳与特殊功能寄存器组：包括TSCC/TSCV (Timestamp Counter)和TOCC/TOCV (Timeout Counter)，用于提供消息的时间标签或实现超时监控功能，在需要高精度时间同步或严格时序保障的系统中非常有用。

理解这个架构后，我们再去看每个寄存器，就不再是孤立的比特位，而是知道它在整个通信流水线中扮演的角色。接下来，我们就聚焦最核心、也最容易出问题的部分：位时序配置。

3. 位时序配置深度解析：NBTP与DBTP寄存器

位时序配置是CAN总线稳定性的基石，配置不当会导致间歇性通信失败、错误帧频发等诡异问题。MCAN将位时序分为Nominal (仲裁段)和Data (数据段)两套独立参数，分别由NBTP和DBTP寄存器控制。我们先理解几个关键概念：

• 时间份额 (Time Quantum, Tq)：这是CAN控制器内部处理一个位时间的最小时间单位。它由系统时钟 (CAN_CLK) 通过预分频器 (NBRP或DBRP) 得到。公式为：Tq = (NBRP + 1) / CAN_CLK。
• 位时间 (Bit Time)：发送一个比特所占用的总时间。在CAN FD中，一个位时间由三段组成：同步段 (Sync_Seg)、时间段1 (Time Segment 1, TS1)和时间段2 (Time Segment 2, TS2)。同步段固定为1个Tq，用于硬同步。TS1和TS2的长度是可配置的，采样点位于TS1结束之时。
• 采样点 (Sample Point)：控制器在一位时间内对总线电平进行采样的时刻。通常设置在位时间的75%-90%之间，以确保信号稳定。

NBTP寄存器用于配置仲裁阶段（包括帧起始、仲裁场、控制场等）的位时序。其关键字段如下：

• NBRP[24:16]：仲裁阶段预分频器。设定时间份额Tq。
• NTSEG1[15:8]：仲裁阶段的TS1。其值 = (Prop_Seg + Phase_Seg1) - 1。Prop_Seg用于补偿物理总线延迟。
• NTSEG2[6:0]：仲裁阶段的TS2。其值 = Phase_Seg2 - 1。Phase_Seg2用于补偿时钟频率误差。
• NSJW[31:25]：再同步跳转宽度。在一次再同步中，位时间可以被缩短或拉长的最大Tq数，用于动态调整同步。

DBTP寄存器用于配置数据阶段（数据场和CRC场）的位时序，在CAN FD模式下启用。其字段与NBTP类似，但增加了TDC（发送器延迟补偿）位，用于在高速数据段补偿收发器环路延迟，这对于保证高速通信的稳定性至关重要。

实操配置示例与计算： 假设我们需要配置一个经典的CAN FD通信：仲裁阶段波特率500kbps，数据阶段波特率2Mbps。系统时钟CAN_CLK= 80MHz。

1. 计算仲裁阶段 (NBTP)：

   • 目标位时间 = 1 / 500kbps = 2000 ns。
   • 我们希望采样点设在约80%处。一个常见的分配是：Sync_Seg = 1Tq, TS1 = 13Tq, TS2 = 6Tq。总位时间 = 1+13+6 = 20 Tq。
   • 因此，Tq = 2000 ns / 20 = 100 ns。
   • 由 Tq = (NBRP + 1) / CAN_CLK，得 NBRP + 1 = 100ns * 80MHz = 8。所以NBRP = 7。
   • 那么：NTSEG1 = 13 - 1 = 12 (0Ch)，NTSEG2 = 6 - 1 = 5 (05h)。NSJW通常设置为小于等于NTSEG2的值，这里设为4。
   • NBTP寄存器值：NSJW=4<< 25 |NBRP=7<< 16 |NTSEG1=12<< 8 |NTSEG2=5。计算结果约为0x0807 0C05（需根据具体位域位置调整，此处为示意）。

2. 计算数据阶段 (DBTP)：

   • 目标位时间 = 1 / 2Mbps = 500 ns。
   • 高速下需要更短的位时间。分配为：Sync_Seg = 1Tq, TS1 = 4Tq, TS2 = 3Tq。总位时间 = 8 Tq。
   • Tq = 500 ns / 8 = 62.5 ns。
   • DBRP + 1= 62.5ns * 80MHz = 5。所以DBRP = 4。
   • DTSEG1 = 4 - 1 = 3 (03h)，DTSEG2 = 3 - 1 = 2 (02h)。DSJW设为2。
   • 启用发送器延迟补偿：TDC = 1。
   • DBTP寄存器值：TDC=1<< 23 |DBRP=4<< 16 |DTSEG1=3<< 8 |DTSEG2=2<< 4 |DSJW=2。计算结果约为0x0084 0322（示意）。

关键经验：配置位时序时，务必确保NTSEG1 >= NTSEG2且NTSEG2 >= NSJW（DBTP同理）。许多莫名其妙的“控制器无法进入正常模式”的问题，根源就在于这几个参数设置违反了芯片内部的硬件约束。TI的MCAN驱动库函数通常会做检查，但手动配置寄存器时一定要自己核算。

4. 工作模式与核心控制：CCCR寄存器详解

CCCR寄存器是MCAN的“模式控制中心”，任何重要的模式切换都必须通过它来完成，并且需要遵循严格的序列。

关键位域解析：

• INIT (Bit 0)：初始化位。写1进入初始化/配置模式，此时才能配置NBTP、DBTP、过滤器等绝大多数寄存器；写0退出初始化模式，进入正常工作模式。读取此位可以判断控制器当前状态。
• CCE (Bit 1)：配置变更使能位。只有在INIT=1且CCE=1时，才能修改NBTP、DBTP、GFC等关键配置寄存器。这是一个安全锁，防止运行时误修改。
• FDOE (Bit 8)：FD操作使能位。必须置1，MCAN才能处理CAN FD格式的帧。如果只进行经典CAN通信，此位应保持为0。
• BRSE (Bit 9)：位速率切换使能位。只有此位置1，发送CAN FD帧时，数据段才能切换到DBTP配置的更高波特率。如果FDOE=1但BRSE=0，则只能发送和接收CAN FD格式的帧，但数据段波特率与仲裁段相同（即无速率切换）。
• TEST (Bit 7)、MON (Bit 5)：用于测试和监控模式。TEST=1可启用环回模式，使能TX和RX引脚控制，用于自测试而不需要外部总线。MON=1进入总线监控模式，此时MCAN只接收总线上的帧，而不发送任何内容（包括错误帧和应答位），用于“窃听”总线流量，非常有用。
• DAR (Bit 6)：禁用自动重传。通常为0，即发送失败后自动重传。在严格实时性要求的网络或测试中，可置1以禁用重传，便于分析一次性发送成功率。

标准初始化与配置流程：

1. 等待进入初始化模式：向CCCR寄存器的INIT位写1。然后轮询CCCR.INIT或PSR.INIT位，直到确认控制器进入初始化模式（该位读回为1）。同时，硬件会自动将CCE位置1。
2. 进行关键配置：在INIT=1且CCE=1的前提下，配置NBTP、DBTP、GFC、RXF0C等所有需要的寄存器。
3. 配置中断（可选）：配置IE（中断使能）、ILS（中断线选择）寄存器。
4. 退出初始化模式：向CCCR.INIT位写0。控制器将开始与总线同步，尝试参与通信。

避坑指南：在退出初始化模式（INIT清零）前，务必确保CCCR.ASM（受限操作模式）为0，即工作在正常模式。有时从总线关闭状态恢复时，需要先进入受限模式再逐步恢复，但正常初始化不应设置此位。另外，切换FDOE和BRSE位也必须在初始化模式下进行。

5. 消息处理机制：过滤器、FIFO与缓冲区配置

MCAN提供了强大的硬件过滤和消息存储管理功能，合理配置能极大提升CPU效率。

5.1 全局过滤器配置 (GFC寄存器)这个寄存器设定了消息进入接收路径的“第一道关卡”。

• RRFE/RRFS：拒绝远程帧。可以全局拒绝标准帧或扩展帧的远程帧请求，避免不必要的处理。
• ANFE/ANFS：接受不匹配帧。这决定了当消息不匹配任何过滤器时，是丢弃还是将其存入FIFO。通常，为了安全，我们会设置为“拒绝不匹配帧”，只接收明确需要的ID。但在调试或网关应用中，可能需要设置为“接受并存入FIFO 0/1”。

5.2 标准/扩展ID过滤器配置 (SIDFC/XIDFC寄存器)这两个寄存器定义了硬件过滤器的“规则库”在哪里、有多大。

• LSS_S/LSS_X：定义了标准ID或扩展ID过滤器列表的元素数量。每个过滤器元素占用一定的内存空间（例如，一个标准范围过滤器可能占4字节）。
• FLSSA_S/FLSSA_X：定义了过滤器列表在MCAN消息RAM中的起始地址偏移。这是配置中最容易出错的地方之一，你必须确保这个地址与你在软件中分配给过滤器列表的RAM区域完全一致，且不能与其他缓冲区（如Rx FIFO、Tx Buffer）区域重叠。

5.3 接收FIFO配置 (RXF0C, RXF1C, RXF0S等)MCAN通常提供两个接收FIFO（FIFO 0和FIFO 1），可以配置不同的过滤器指向不同的FIFO。

• F0S/F1S (RXF0C/RXF1C)：设置FIFO的深度，即最多可以缓存多少条消息。深度设置需权衡RAM开销和抗突发流量能力。
• F0SA/F1SA：设置FIFO在消息RAM中的起始地址。同样，必须与软件分配的内存对齐且无冲突。
• F0WM/F1WM：水位线。当FIFO中消息数量达到此阈值时，可以触发中断（如果使能了RFxWE），提示CPU及时批量读取，避免FIFO满导致新消息丢失。
• F0OM/F1OM：FIFO操作模式。通常为0（阻塞模式），即FIFO满时，新消息会覆盖最旧的消息，并置位RFxL（消息丢失）标志。也可设为1（锁定模式），FIFO满后不再接收新消息。

5.4 发送缓冲区与事件FIFO发送消息通常通过专用的发送缓冲区或发送FIFO。配置思路与接收FIFO类似，需要设置缓冲区数量、起始地址等。TXEFC（发送事件FIFO配置）寄存器用于配置一个记录发送事件（如发送完成、取消）的FIFO，对于诊断和确认发送状态很有帮助。

配置步骤与内存规划实战：

1. 规划消息RAM布局：这是最重要的一步。你需要根据芯片手册，确定MCAN消息RAM的总大小（例如4KB）。然后像规划内存一样，划分出几个连续区域：
   • 区域A：标准ID过滤器列表（根据SIDFC.LSS_S计算大小）。
   • 区域B：扩展ID过滤器列表（根据XIDFC.LSS_X计算大小）。
   • 区域C：接收FIFO 0缓冲区（大小 =F0S* 每条消息大小。CAN FD消息较大，可能为72字节/条）。
   • 区域D：接收FIFO 1缓冲区。
   • 区域E：发送缓冲区。
   • 区域F：发送事件FIFO。 每个区域的起始地址必须是其元素大小的整数倍，并且彼此不能重叠。通常使用一个结构体或数组在软件中定义这块内存，并将其基地址告诉MCAN（通过MCAN_BASE_ADDR + 偏移的方式，具体取决于MCAN IP的集成方式）。
2. 写入配置寄存器：在初始化模式下，将计算好的起始地址偏移（通常是相对于消息RAM基址的字节偏移右移2位，因为地址是32位字对齐的）写入SIDFC.FLSSA_S、RXF0C.F0SA等字段，并将大小参数写入LSS_S、F0S等字段。
3. 初始化过滤器元素：在配置好过滤器列表地址和大小后，还需要通过CPU向消息RAM的对应位置写入具体的过滤器元素内容（如要接受的ID、掩码、关联的FIFO编号等）。这一步必须在MCAN进入正常工作模式前完成。

常见陷阱：消息RAM的地址配置错误是导致“过滤器不生效”或“收不到数据”的最常见原因之一。务必仔细核对芯片数据手册中关于消息RAM地址对齐的要求（通常是32位字对齐），并确保软件中定义的内存区域与寄存器配置的地址完全匹配。使用调试器直接查看消息RAM区域的内容，是验证配置是否正确的终极手段。

6. 中断管理与状态监控：IR, IE, ILS, PSR, ECR寄存器实战

中断是MCAN与CPU高效协作的关键。MCAN的中断系统设计得非常细致，但也略显复杂。

6.1 中断处理流程与寄存器分工

1. 事件发生：当某个事件（如Rx FIFO有新消息RF0N、发送完成TC、总线错误BO）发生时，MCAN硬件会自动将IR (Interrupt Register)寄存器中对应的状态位置1。
2. 中断产生：如果IE (Interrupt Enable Register)寄存器中对应事件的使能位也为1，则会产生一个中断请求。
3. 中断路由：产生的中断请求会被路由到哪条CPU中断线上，则由ILS (Interrupt Line Select Register)决定。MCAN通常支持两条中断线（INT0和INT1）。你可以将不同优先级的中断分配到不同的线上，例如，将“接收FIFO满”、“总线关闭”等高优先级事件分配到INT0（连接CPU的高优先级中断），将“发送完成”、“水位线到达”等低优先级事件分配到INT1。
4. 全局中断使能：最后，ILE (Interrupt Line Enable)寄存器的EINT0和EINT1位，是两条中断线通往CPU的“总闸”，必须置1，相应的中断线才能生效。

6.2 关键中断源解析

• 接收相关：RF0N/RF1N（FIFO新消息）是最常用的中断。RF0F/RF1F（FIFO满）和RF0L/RF1L（消息丢失）用于监控缓冲区状态。
• 发送相关：TC（传输完成）中断用于确认消息已成功发送到总线上。TFE（发送FIFO空）可用于流控。
• 错误与状态：BO（总线关闭）、EP（错误被动）、EW（错误警告）是至关重要的状态中断。PSR寄存器中的LEC（最后错误代码）和ECR寄存器中的TEC/REC（错误计数器）是分析错误根源的关键。
  • LEC代码：0x1位错误，0x2格式错误，0x3应答错误，0x4隐性位错误，0x5显性位错误，0x6CRC错误。通过读取LEC，可以快速定位错误类型。
  • 错误计数器规则：TEC或REC大于127时，节点进入错误被动状态（EP位置1），此时它仍能收发数据，但在发送错误帧时只能发送被动的错误标志（连续8个隐性位）。TEC大于255时，节点进入总线关闭状态（BO位置1），此时控制器与总线电气隔离，无法收发任何帧，只能等待硬件或软件恢复。

6.3 中断服务程序 (ISR) 最佳实践一个健壮的CAN中断服务程序应该遵循以下流程：

void MCAN_IRQHandler(void) { // 1. 读取IR寄存器，获取待处理中断标志 uint32_t ir_status = READ_REG(MCAN->IR); // 2. 处理接收中断（最高优先级） if (ir_status & MCAN_IR_RF0N_Msk) { // 从Rx FIFO 0读取所有新消息 while (/* FIFO 0有消息 */) { Mcan_RxHeaderTypeDef header; uint8_t data[64]; HAL_MCAN_GetRxMessage(...); // 使用HAL库或直接读RAM // 处理消息... } // 清除中断标志！写1清零。 WRITE_REG(MCAN->IR, MCAN_IR_RF0N_Msk); } // 3. 处理发送完成中断 if (ir_status & MCAN_IR_TC_Msk) { // 确认发送完成，可能释放发送缓冲区或通知任务 // ... WRITE_REG(MCAN->IR, MCAN_IR_TC_Msk); } // 4. 处理错误中断 if (ir_status & (MCAN_IR_BO_Msk | MCAN_IR_EP_Msk | MCAN_IR_EW_Msk)) { uint32_t psr = READ_REG(MCAN->PSR); uint32_t ecr = READ_REG(MCAN->ECR); // 记录错误日志，分析LEC，判断是否需软件复位或恢复流程 // 总线关闭恢复流程：需等待检测到128次11个连续隐性位（总线空闲） // 然后需软件将CCCR.INIT置1，再清0，以重新同步。 // ... WRITE_REG(MCAN->IR, ir_status & (MCAN_IR_BO_Msk | MCAN_IR_EP_Msk | MCAN_IR_EW_Msk)); } // 5. 处理其他中断... }

核心要点：读取IR后，必须通过向IR的对应位写1来清除中断标志，否则会持续触发中断。同时，在错误处理中，不要轻易复位整个控制器，应先分析PSR和ECR，根据CAN协议规范执行恢复流程。总线关闭后的恢复需要严格的软件干预。

7. 高级功能与调试技巧：时间戳、环回模式与错误注入

7.1 时间戳功能 (TSCC/TSCV)时间戳对于网络调试、时序分析和故障诊断极其有用。MCAN内部有一个自由运行的计数器TSC，可以通过TSCC.TCP预分频器进行分频。TSCC.TSS选择时间戳的来源：可以是内部计数器，也可以是外部输入引脚。

• 应用：当接收到一帧消息时，消息的元数据（存储在Rx Buffer或Rx FIFO元素中）会包含捕获到的时间戳值。通过比较不同节点收到同一帧消息的时间戳，可以分析网络延迟。在单节点调试时，可以记录发送和接收的时间差。

7.2 环回模式与内部回环测试 (TEST寄存器)TEST.LBCK位用于启用内部环回模式。在此模式下：

• MCAN内部将发送输出直接反馈到接收输入，不与外部总线交互。
• TEST.TX位可以控制TX引脚输出恒定电平（显性或隐性），用于测试外部收发器电路。
• TEST.RX位可以读取RX引脚的实际电平。
• 使用场景：这是验证MCAN驱动程序、应用层协议栈以及自收发功能是否正常的最安全、最便捷的方法。在硬件焊接完成后，首先应在环回模式下测试，确保软件配置和基本收发功能正常，再接入实际总线。

7.3 协议异常处理与调试CCCR.PXHD（协议异常处理禁用）位在调试CAN FD网络时需要注意。当MCAN接收到一个不符合CAN FD格式的帧（例如，一个经典CAN节点向CAN FD网络发送了帧）时，根据协议，MCAN应发送一个“错误被动”标志。如果PXHD置1，则禁用此行为，MCAN会尝试忽略这个格式错误。在混合网络（既有CAN FD节点又有经典CAN节点）中，需要谨慎配置此位。

7.4 利用ECR和PSR进行现场诊断当通信出现问题时，不要盲目重启。首先读取PSR和ECR寄存器：

1. 检查PSR.ACT：确认控制器是否处于主动状态（0x3）。
2. 检查PSR.BO和PSR.EP：确认是否进入总线关闭或错误被动状态。
3. 检查PSR.LEC：获取最后一次错误的具体原因。
4. 检查ECR.TEC和ECR.REC：查看错误计数，如果TEC在快速增加，可能是本节点发送驱动有问题或总线终端阻抗不匹配；如果REC在增加，可能是本节点接收有问题或受到强烈干扰。
5. 检查PSR.RFDF、RBRS、RESI：确认最后接收到的帧是否是CAN FD帧、是否启用了速率切换、发送节点是否处于错误被动状态。

这些信息结合总线分析仪（如Vector CANalyzer, PEAK-System PCAN）的波形抓取，可以精准定位是软件配置问题、硬件电路问题还是网络环境问题。

8. 典型问题排查速查与配置清单

以下是我在项目中总结的一些常见问题及其排查思路：

最后，分享一个我个人的配置检查清单，在每次编写或修改MCAN驱动后都会过一遍：

1. [ ]时钟：确认CAN_CLK时钟源已使能，频率正确。
2. [ ]初始化序列：严格遵循“置位INIT-> 等待CCE=1-> 配置核心寄存器 -> 清零INIT”的流程。
3. [ ]位时序：计算NBTP和DBTP值，满足Tseg1 >= Tseg2 >= Sjw。用公式反复验算波特率。
4. [ ]FD使能：确认CCCR.FDOE和BRSE在需要时已置位。
5. [ ]消息RAM：精心规划并核对所有缓冲区（过滤器、Rx FIFO, Tx Buffer）的起始地址(SA)和大小(S)，确保无重叠且对齐。
6. [ ]过滤器：明确过滤策略，配置GFC、SIDFC、XIDFC，并在消息RAM中正确初始化过滤器元素。
7. [ ]中断：按需配置IE（使能）、ILS（路由）、ILE（总开关），并在NVIC中使能。编写ISR时务必清除IR标志。
8. [ ]引脚复用：确认MCAN的RX/TX引脚已正确配置为复用功能，并且上拉/下拉设置符合收发器要求。
9. [ ]环回测试：首次测试务必在环回模式(TEST.LBCK=1)下进行，验证基本收发功能。
10. [ ]错误处理：在应用层添加对PSR.BO、EP、EW以及ECR的监控和日志记录，便于线上问题诊断。

调试CAN/CAN FD通信，三分靠代码，七分靠耐心和细致的逻辑分析。寄存器配置是底层基础，理解每一位的含义和相互影响，就能在出现问题时快速定位。希望这篇结合了手册原理和实战经验的解析，能成为你手边一份有用的参考。