企业官网建设流程全解析

多相BUCK的PCB设计，和单相Buck最大的差异，不是板子上多了几个电感，而是输入滤波和功率级放置必须从头一起考虑。四路功率回路同时工作，每路都有自己从输入电容到高边开关、低边开关、电感、输出电容的闭环路径。如果布局时还把电容排成一排，把SW节点拉出长线，即便原理图参数算得再准，实测也会出现噪声高、均流差、温升集中在一相的问题。

这篇是TI多相BUCK PCB设计实战系列的第二篇。上一篇已经把设计需求、芯片选型和原理图方案拆解过一遍，这一篇专门讲从输入滤波到四相功率级放置这一段。无论你用的是TI的TPS系列多相控制器，还是其它厂商的模拟或数字多相方案，这里面的布局思路基本都是通用的。适合正在画电源板、准备把多相Buck从单板调试推进到小批量生产的硬件工程师阅读。

先说结论：多相Buck布局的成败，不是看单个器件的摆放是否整齐，而是看四套功率环路是否符合“短路径、小面积、对称分布”这三个条件。下面按落地顺序拆开讲。

1. 多相Buck布局的第一课：先看清四套功率回路

1.1 单相经验为什么不能直接照搬

很多人拿到四相Buck后，第一反应是把单相布局复制几份，再把输入输出合并。电感整齐排一条线，输出电容集中放尾部，输入电容全部堆在板边。这样做的结果，往往单相阶段一切正常，四相合路后问题就来了：开关波形振铃加大，轻载均流不理想，重载时某一相温度明显偏高。

原因并不复杂。单相Buck只有一组由高边MOS、低边MOS和输入电容组成的高频开关回路。布局时只要让这个三角形足够紧凑，基本就成功了大半。到四相Buck，这个三角形变成了四组，而且四组开关节点在时序上交错。四组环路如果互相穿插，地平面上的回流会叠加，相位之间的寄生参数不再对称。寄生的轻微差异，在高频开关下会被放大，直接反馈到电流均流和电压纹波上。

所以，拿到多相Buck设计任务之后，我一般不会直接打开PCB软件，而是先画一张功率级骨架草图。把四个相位的高边MOS、低边MOS、电感、输入电容、输出电容标记出来，看它们合在一起之后形成几块真正的高频电流区域。这个步骤不消耗太多时间，但能帮你把后面的布线顺序从“哪里有空位就往哪里放”改成“先满足功率回路，再安排控制信号”。

1.2 布局开始前先固定四个参数

开始布局前，建议先确认这几个基础参数。不一定全部写进PCB文件，但要心里有数。

每相最大电流。它决定了MOSFET焊盘面积、电感脚位宽度、输入输出电容数量，以及后续功率走线需要多宽。如果只是凭感觉说“应该够”，后面返工代价很大。

开关频率。它决定了去耦电容选多大、SW节点走线允许多长。频率越高，寄生电感越敏感，输入电容离开关管的距离越要短。

输入电压范围。它决定输入电容耐压、是否需要做浪涌限制或预充电路，还会影响输入电容容量的选取。

散热方式。自然散热、风冷还是底部散热焊盘贴着外壳，直接决定功率级排列是均匀散开还是集中到某个区域。四相大电流的发热量很大，散热结构不是布局的附属项。

这些参数通常在原理图阶段就已经明确，但不少人开始画PCB时已经忘记了，尤其是电流参数。有一个非常典型的问题：输入电容选了很多，摆下去后却没有覆盖高边MOS漏极端；又或者四相功率级排列很对称，但输入电容只放在第一相旁边，后面几相的输入路径绕了很远。遇到这种情况，最先要查的不是原理图，而是你在布局初期有没有把相电流和输入电容位置绑定。

1.3 用闭环电流的视角取代拓扑图的视角

另一个容易踩的坑，是照着原理图的器件顺序排PCB。多相Buck原理图通常长这样：每个相位的高边MOS、低边MOS、电感、驱动电阻为一组，所有相位共享输入电容、输出电容和反馈电阻。如果按照原理图的阅读顺序从左往右摆，输入电容放在最左边，输出电容放在最右边，每一相变成一条长直线，那布局基本是失败的。

合理布局应该围绕“电流闭环”进行。以输入侧为例，高频输入陶瓷电容的正极要尽量贴近高边MOS的漏极引脚，负极要尽量贴近低边MOS的源极引脚。这两个距离都短，开关回路就被限制在一小片区域内。四相状态下，只要每一相都遵守这个小闭环原则，四个相位叠加后整体输入路径也会比较紧凑。所以，多相Buck不是“四个单相随便排”，而是“四个单相的小闭环都做好，再让它们共享一个尽量对称的大输入回路”。

2. 输入滤波怎么做：电容顺序、环路面积和地连接

2.1 输入电容放置的三个层次

输入端滤波，通常不只是一个电容。常见结构分三层：贴着功率级放的陶瓷高频去耦电容、负责储能和负载阶跃的大容量电容、负责EMI隔离的共模滤波器件。三部分作用不同，位置也完全不同。

陶瓷电容负责吸收开关瞬间的高频电流，必须放在高边MOS漏极和低边MOS源极之间。这个位置才是核心滤波点。只要放远1厘米，高频滤波效果就会明显打折。四相Buck中，最好每一相都有一到两颗高频陶瓷电容靠近自己的高边MOS漏极，而不是所有陶瓷电容统一放在电源入口。

大容量电容负责稳定输入电压、应对负载阶跃。它可以稍微离功率级远一点，但仍然要靠近输入功率总线。它和陶瓷电容之间要尽量通过宽铜皮连通，不要经过细走线。

共模电感或输入LC滤波负责阻断电源侧和功率级之间的噪声传导，应该靠近连接器或输入端子。如果顺序反了，输入端LC先经过高边MOS漏极，再经过共模电感，高频噪声照样会辐射出去，滤波作用几乎消失。

有一个常见现象：原理图里输入电容包括100nF、10uF、100uF三种，PCB上也都放了，但输入电压纹波依然高。通常就是因为位置顺序摆反了，高频电容放在了距离开关管最远的地方。

2.2 热地和冷地要不要分开

再往深处看，输入滤波的地连接比正极连接更关键。功率级高频返回电流集中在低边MOS源极和输入电容负极之间，这一片可以看作“热地”。控制芯片的GND、反馈分压电阻的GND、电流采样电路的地，属于“冷地”。

如果热地和冷地完全混在一起，控制芯片的GND上会出现明显的开关噪声，导致反馈基准受影响。多相Buck相位多，热地范围更大，这个问题会更突出。

一般的处理方式，是把功率级区域单独划一小块地，然后通过一个比较窄的铜桥或一个地过孔区域和主地平面连接。控制芯片和模拟信号地放在另一个区域，也单独连到主地平面。这样功率级的高频噪声不会直接灌入模拟区域。具体连通宽度要根据电流大小留出余量，但不要做成大面积直连，否则就失去分区意义。

四层板情况下，第二层通常作为完整地平面，表层功率地在局部打过孔连通到第二层。关键点是：不要让控制芯片的地过孔落在高边MOS和低边MOS之间，否则你测到的芯片GND电平是“抖动”的。

2.3 电流采样电路输入滤波放在哪

电流采样是多相Buck一个容易被忽略的环节。热词里有一条“电流采样电路输入滤波”，放在输入滤波这个主题下很合适。

用采样电阻加运放检测相位电流时，运放输入脚前通常会加RC滤波。很多人习惯把RC电阻放在采样电阻旁边，电容随意散落。这个做法在低频电路里没问题，但在多相Buck的开关节点附近，采样线上会感应出很强的共模噪声。滤波电容的GND如果接在功率地上，噪声会从GND端串进来。

我建议把RC滤波元件靠近运放输入端，而不是采样电阻端。采样电阻到运放之间的走线应尽量采用开尔文连接，也就是让电流采样走线单独从采样电阻的两个焊盘引出，不要利用功率电流的走线铜皮作为采样路径。滤波电容的GND单独回到芯片的模拟地，不要在功率级热地附近打孔。

实际调试中，很多“采样值跳来跳去”的问题，最后都定位到滤波电容的GND位置不对，而不是采样电阻选得不准。

3. 四相功率级放置：先定骨架，再调细节

3.1 四相整体的排列方式

四相功率级的排列方式，会影响输入电容位置、散热风道、驱动走线长度和反馈采样路径。常见方案有以下几种。

单侧线性排列：四个相位从左到右排成一排，风道顺畅，布局直观，但第一相和最末相的输入路径长度不一致，输入电流分配不均。板宽充裕、对输入纹波要求不苛刻的场合可以用。

双侧对称排列：相位1和相位2在一边，相位3和相位4在另一边，中间留出输入电容和输出汇流区域。这种方式的相位对称性最好，输入路径短，适合大电流和均流要求高的场合。

四角独立排列：相位分居四角，热源分散，适合需要大面积均热的风冷或水冷场景。但控制信号和采样线会拉得很长，要做差分或加地屏蔽。

从多相均流角度，我更推荐双侧对称排列。它能在不增加板长的情况下，把四个相位的输入回路长度压到近似一致。实际画板时，即使最后决定用单侧排列，也建议把四个相位看成“两个镜像对”，让第一相和第四相近乎镜像，而不是简单复制平移。

3.2 单相内部按什么顺序摆

不管是哪种整体排列，每个相位内部的顺序都应遵守：输入电容 → 高边MOS → 低边MOS → 电感 → 输出电容。

高边MOS和低边MOS要尽量靠近，它们之间的SW节点要短而粗。SW节点通常用一块宽铜皮实现，同时起到散热作用。这块铜皮不宜无限加大，否则高频对地寄生电容会增加，导致开关损耗变大，还可能给走线层带来额外干扰。

电感的位置要使SW节点进电感的路径最短。最理想的状态是SW铜皮直接顶到电感输入焊盘。电感下方尽量不要走信号线，尤其不要走反馈采样线和电流采样线。如果实在绕不开，至少在信号线两侧的地平面上加两排过孔，形成简单屏蔽。

输出电容可以相对灵活，但最好分成两堆：一堆放在功率级尾部，处理电感的输出纹波；另一堆放在负载插头或输出连接器附近，改善负载瞬态。如果全部集中到功率级尾部，远端的动态响应会受影响；如果全部放到连接器，功率级尾部到输出电容之间的SW残留电流会比较绕。

3.3