PLFM_RADAR:一套完整开源的10.5 GHz相控阵雷达,从硬件设计到GUI全链路
2026/9/5 19:26:33 网站建设 项目流程

PLFM_RADAR:一套完整开源的10.5 GHz相控阵雷达,从硬件设计到GUI全链路

【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR

PLFM_RADAR(项目名 AERIS-10)是一套完全开源的 10.5 GHz 相控阵雷达系统:射频链路、FPGA 信号处理、STM32 固件、Python 雷达GUI界面,全部摆在同一个仓库里。

![PLFM_RADAR相控阵雷达系统功能框图](https://raw.gitcode.com/gh_mirrors/pl/PLFM_RADAR/raw/749bd0f86a07a28a86347d8ce9c141e601057c40/2_Functional Diagram & Interconnection Matrices/RADAR_V6.jpg?utm_source=gitcode_repo_files)

硬件与软件,都在同一个仓库里

做开源雷达最难的是找全料。开源雷达项目不少,但多数只开放一段信号处理代码:天线怎么布、相位怎么移、功放怎么供电,往往要自己拼。PLFM_RADAR 把整条链路摊开了:

部分在哪里
硬件KiCad 原理图与 PCB、Gerber、BOM/CPL,集中在 4_Schematics and Boards Layout/
固件STM32 C/C++ 驱动、Verilog RTL、Python 界面,见 9_Firmware/
仿真天线阵列方向图、波导缝隙、波间隔离等脚本,见 5_Simulations/

系统分两个版本:AERIS-10N 用 8x16 贴片阵,作用距离 3 km;AERIS-10E 用 32x16 介质填充开槽波导阵,配 10 W GaN 功放,做到 20 km。两者都支持 ±45° 电扫描,再叠加步进电机 360° 机械旋转。想改频段、换阵列规模,先翻天线文件 4_Schematics and Boards Layout/4_6_Schematics/Antennas/,再对仿真脚本 5_Simulations/Antenna/ 里的缝隙波导模型做一遍。

跑通第一帧:从克隆仓库到 GUI 收到数据

不想先焊板子,完全可以只做软件验证。接收链路很短:AD9484 以 400 MHz 采样进 FPGA,经过 NCO 数字下变频、CIC/FIR 抽取滤波,再做基于 FFT 的匹配滤波脉冲压缩、多普勒 FFT、MTI 和 CFAR 检测,结果经 FT2232H USB3 送到电脑。

数据通路的逐级说明(ADC 采样域、DDC、匹配滤波、距离/多普勒参数)放在文档站 docs/architecture.html,上电调试顺序在 docs/bring-up.html。软件从哪看起?做 GUI 的先读 9_Firmware/9_3_GUI/radar_protocol.py——协议层,负责解析帧包、构建命令、连接 FT2232H;改 FPGA 的以 9_Firmware/9_2_FPGA/radar_system_top.v 为准,它是全部操作码和位宽的唯一事实来源。

git clone https://gitcode.com/gh_mirrors/pl/PLFM_RADAR

看到什么:雷达GUI界面与回归测试

界面有三个版本:V6 已弃用,GUI_V65_Tk 是当前板级调试台(实时距离-多普勒热图、CFAR 叠加、瀑布图、HDF5 录制与回放),GUI_V7_PyQt 是 PyQt6 版,都在 9_Firmware/9_3_GUI/。

但比截图更可信的是回归套件。跑一下bash run_regression.sh(9_Firmware/9_2_FPGA/run_regression.sh),五阶段测试用 iverilog 把 NCO、CIC、匹配滤波、CFAR 逐级过一遍,tb 目录里的 testbench 直接对照 golden 参考输出。你改了任何一级处理,对着tb/里的输入输出文件就能验证——这是开源雷达固件源码里少见的一条完整验证链。

往哪里深挖:按你的角色选一条主线

  • 📡天线方向:从 5_Simulations/Slotted_DielectricFilled_Waveguide.m 的缝隙波导阵列建模和 array_pattern_heatmap.png 这类方向图结果入手,Kaiser 窗的加权重画一遍就能对比副瓣水平
  • ⚙️FPGA 方向:帧参数是 32 chirp/帧、64 距离单元,匹配滤波在 matched_filter_processing_chain.v,检测在 cfar_ca.v
  • 🔌硬件方向:原理图在 4_Schematics and Boards Layout/4_6_Schematics/,Gerber 与 BOM/CPL 在生产文件目录 4_Schematics and Boards Layout/4_7_Production Files/

硬件按 CERN-OHL-P 协议开放,软件按 MIT 协议开放,两条许可分得很清楚。下一步:克隆仓库,想先看数据就打开 9_Firmware/9_3_GUI/radar_protocol.py,想先看处理链就跑run_regression.sh

【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR

创作声明:本文部分内容由AI辅助生成(AIGC),仅供参考

需要专业的网站建设服务?

联系我们获取免费的网站建设咨询和方案报价,让我们帮助您实现业务目标

立即咨询