企业官网建设流程全解析

做HDMI接口的PCB，最容易被新手以为“把线接上就完事”。结果板子打样回来，显示器要么完全不识别，要么花屏、闪屏，能把你折磨到怀疑人生。我自己第一次做RK3568核心板的HDMI输出时，就踩过这种坑：原理图查了三遍、焊接也没问题，最后发现是差分线没按100欧姆阻抗控制，而且组内等长差了快30mil。所以这次专门写一篇保姆级实操文章，用立创EDA把HDMI接口的100欧姆差分线布线和阻抗匹配讲透，从信号定义、层叠设计、差分对设置到常见故障排查，一步不落。

这篇文章适合两类人：一类是刚接触立创EDA、准备做RK/RK系列或者全志等平台带HDMI输出板卡的朋友；另一类是已经画过几块板，但从来没认真处理过差分阻抗、只会“看着能通就行”的硬件工程师。看完之后，你不仅能亲手在立创EDA里把HDMI的四对高速差分走好，还能理解每条规则背后的信号完整性原理，以后遇到LVDS、USB3.0、千兆网口这类同样有差分要求的接口，也能举一反三。

1. 动手之前，先把HDMI信号和这100欧姆的来历讲清楚

很多教程上来就让你“建工程、放元件、拉线”，但如果不理解HDMI接口内部信号的分工，布线时很容易把低速信号和高速信号混在一起处理。所以第一步，我建议你花十分钟把HDMI接口的底细摸清楚。

1.1 HDMI接口究竟是什么，常见的19根脚都有谁

HDMI接口最常见的形态是A型标准接口，一共19个引脚。表面上脚位很多，但真正对PCB布线有严格要求的高速信号并不多，它们主要是一组TMDS时钟和两组TMDS数据链路。

• Pin 1/3：TMDS Data2+ 和 Data2-
• Pin 4/6：TMDS Data1+ 和 Data1-
• Pin 7/9：TMDS Data0+ 和 Data0-
• Pin 10/12：TMDS Clock+ 和 Clock-

每一对差分信号之间还夹着对应的屏蔽脚，分别是Pin 2、Pin 5、Pin 8、Pin 11，这些屏蔽脚在连接器上通常直接接地，对减少线间串扰有帮助。除了高速差分对，还有Pin 15/16的DDC通道，也就是I2C总线，用来读取显示器的EDID信息；Pin 19是热插拔检测HPD；Pin 18提供5V电源；Pin 13是CEC，Pin 14在新版协议里通常用作HEAC/ARC相关功能。

从PCB设计的角度看，TMDS Data0/1/2和TMDS Clock这四对信号才是主角。它们承载的像素时钟速率很高，尤其是4K@60Hz下，TMDS Clock能跑到594MHz，数据线上的等效信号速率更高。这里必须用差分信号布线，并做100欧姆差分阻抗匹配。至于DDC的SCL/SDA、CEC、HPD这些，速率很低，不需要计算阻抗，但布线时也不要贴着高速差分线走，避免被干扰。

1.2 为什么HDMI要强调100欧姆差分阻抗

先说结论：HDMI标准规范里，TMDS差分对的目标阻抗就是100欧姆差分阻抗，允许一定误差，工程上通常按100欧姆上下10%来控制，也就是90到110欧姆。

为什么要卡这个数值？因为信号在PCB走线中传输时，如果走线特性阻抗与源端、接收端的阻抗不连续，高速信号的边沿就会在突变点发生反射。反射回来的能量会和原信号叠加，造成波形过冲、振铃、眼图闭合，最终反映到屏幕上就是花屏、闪屏或分辨率上不去。你可以把信号传输想象成水管里流动的水：管子口径越均匀，水流越平顺；某一段突然变细或者变粗，水就会喷溅、回流。差分阻抗匹配，就是让“管子口径”从芯片到连接器全程尽量保持一致。

在立创EDA里布HDMI，最常见的误区是只把差分对的两个网络拉成两根平行线就算完事，完全没有概念去管线宽、线距、参考平面。这样板子“通”是通了，但信号质量很可能过不了高速检测，尤其是遇到4K显示器、长线缆时问题会被放大。所以接下来要做的，是在真正拉线之前，把层叠和走线参数先算好。

2. 布线的第一步不是拉线，而是把层叠和线宽线距算清楚

阻抗不是“默认存在”的东西，它是由走线宽度、走线到参考平面的介质厚度、铜厚、介电常数共同决定的。想要100欧姆差分阻抗，最核心的变量就是层叠结构和差分线的线宽线距。

2.1 2层板做HDMI行不行

如果你的HDMI只是把低速信号送出去，比如分辨率只有720p、走线很短、而且是板内调试使用，2层板勉强能试。但正经做产品，尤其是要过认证、要稳定输出1080p甚至4K，我非常不建议用2层板。

原因是2层板的介质厚度通常很厚。常规1.6mm双面板，顶层走线到第二层完整地平面之间的距离可能有1.5mm左右，这意味着表层微带走线要达到100欧姆差分阻抗，线宽必须做得非常宽，通常要十几到二十几mil，线距也要跟着变大。这么宽的线在HDMI连接器引脚处根本出不来，而且2层板的参考平面不完整，回流路径差，信号完整性很难保证。所以做HDMI接口，4层板是底线。4层板可以这样分配：L1放信号和元件，L2整层地平面，L3整层电源平面，L4放剩余信号。高速差分线都走L1表层或者L4底层，参考平面就是L2或者L3。

2.2 用立创EDA的阻抗计算工具反推线宽线距

确定了4层板，下一步就是算线宽线距。立创EDA专业版自带阻抗计算器，位置在PCB界面顶部的工具菜单里，选择阻抗计算器后填入对应参数。如果没有这个工具，也可以用嘉立创官网的阻抗计算小程序，或者Sierra Circuits、九阳阻抗计算器来算。

计算时要注意几个关键输入：

• 阻抗目标：差分100欧姆
• 叠层结构：表层还是内层，参考平面间距多大
• 板材介电常数：常见FR-4板材Dk大约在4.2到4.6之间
• 铜厚：常规1oz或0.5oz
• 走线与参考层的介质厚度：4层板里L1到L2的半固化片厚度非常关键

我以一个常见的1.6mm四层板为例，L1到L2采用常规半固化片，厚度大约0.1mm到0.12mm，表层差分线宽度取6mil、线距取6mil，算出来的差分阻抗通常能落在95到105欧姆之间。如果你把线距加大到8mil，耦合变弱，差分阻抗会略微升高；反过来线距缩小到4mil，耦合增强，阻抗会下降。所以表层6/6mil是很多HDMI设计的参考起点，但不同板厂的叠层参数不一样，你下单时板厂的阻抗叠层表又可能是另一套数值，必须以最终生产的叠层为准。

另外要注意绿油的影响。表面覆盖绿油后，走线周围的介电环境发生变化，差分阻抗会比裸铜状态低几个欧姆。所以计算时如果工具支持“覆盖阻焊”选项，建议勾上；不勾的话，可以把线距微调宽一点点来补偿。在立创EDA下单生产时，如果你对阻抗有严格要求，还可以在下单页面添加阻抗控制说明，让板厂按你指定的层叠出阻抗测试条，这是最稳妥的做法。

3. 立创EDA差分线布线保姆级操作流程

参数算完，下面进入实操环节。我会按照“原理图网络命名、设置差分对、手动拉线、等长调整、过孔处理”的顺序一步步来。

3.1 原理图端就要做好的网络命名

很多新手在PCB里找不到差分对设置入口，其实最关键的原因出在原理图阶段。立创EDA识别差分对，最稳妥的方式是让一对网络名使用统一前缀，并分别以_P和_N结尾，或者使用+/-后缀。比如可以这样命名：

HDMI_D0_P HDMI_D0_N HDMI_D1_P HDMI_D1_N HDMI_D2_P HDMI_D2_N HDMI_CLK_P HDMI_CLK_N

命名规则清楚之后，在PCB导入网络表时，你一眼就能看出每一对高速信号的对应关系。立创EDA标准版和专业版在原理图符号上一般不会自动帮你建立差分对，但网络名规范了，后面在PCB里添加差分对就非常省事。

3.2 设置差分对与布线规则

导入PCB后，打开设计规则管理界面，找到差分对设置入口。在立创EDA专业版里，可以通过“设计规则-差分对”来添加新的差分对规则；标准版也有类似的差分布线菜单。操作要点是把上面命名的每一组_P/_N网络添加为一个差分对，然后设置线宽、线距这两个核心参数。

以我们前面算出来的表层6/6mil为例，可以在规则里填：线宽6mil、线距6mil。同时设置走线宽度容差和长度容差。差分对内部的长度差约束建议设置5mil以内，最宽松不要超过10mil。如果接下来还要做数据对和时钟对之间的组间等长，可以建立一个长度匹配组，把四对差分都放进去，目标长度以最长的时钟对为基准，其他数据对和时钟对的总长度差控制在50到100mil以内。要注意的是，芯片数据手册如果给了更严格的等长要求，以数据手册为准。

3.3 手动拉线的顺序、转角与等长检查

规则设置好之后，选择布线菜单里的“差分布线”，然后从HDMI连接器引脚处开始拉线。立创EDA会自动同时拉出两条线，并且实时约束间距。这里我强烈建议先走TMDS时钟对，再走三组数据对。为什么？时钟对是所有数据对的参考基准，优先把时钟对布短、布顺，再让其他数据对向它看齐做组间等长，整体可控性最高。

拉线过程中有几个细节。第一，尽量让差分对的起点从连接器引脚对称出线，不要一根线从左边绕、另一根线从右边绕，否则组内等长和偶合都很难保证。第二，转角优先用45度，立创EDA里可以设置斜角角度和转角半径，如果空间允许也可以走圆弧。不要用90度直角，直角会造成阻抗突变，虽然短距离内未必一定会出问题，但既然做高速设计，没必要给自己留隐患。第三，差分对的两根线在走线过程中要尽量靠近，保持设定的间距一致，不要在某一段突然分开很大距离，那样会破坏耦合，等效阻抗会变高。第四，走线长度尽量短，不要为了让板子好看故意绕远路。

每走完一对线，建议马上检查一下长度。立创EDA里选中网络之后，可以在属性面板或者走线长度面板看到两根线的实际长度，确认组内长度差已经控制在5mil以内。如果长度差超标，可以用蛇形走线功能补偿短的那一根，但要注意蛇形凸起不要压得太密，每段凸起之间至少留出3到5倍线宽的净空，否则补偿不成反而引入新的串扰。

3.4 过孔、换层和回流路径怎么处理

如果板子结构允许，HDMI差分线最好全部走在同一层，不换过孔。但实际产品经常遇到空间不够，必须换层的情况。换层带来的问题是过孔本身是一个阻抗不连续点，过孔焊盘、反焊盘、残桩都会影响信号质量。所以在HDMI这种高速链路上，过孔数量越少越好，每对差分线换层尽量控制在一次以内。

换层时还有两个非常重要的细节。第一，过孔旁边要就近放回流地孔，地孔和高速过孔的距离建议在20到30mil以内，目的是给信号提供一个紧邻的低阻抗回流路径，减少换层时的回路面积突变。第二，换层后，差分线在另一层继续走时，要保证参考平面仍然是完整的地平面，不能换到一块被电源分割得七零八落的区域。最怕的情况是线从L1走换到L4，但L4下方没有完整地平面，只有几条细细的地线，那这条线的阻抗和回流基本就失控了。

4. 阻抗匹配的工程落地细节

线拉完不代表阻抗匹配工作就结束了。HDMI接口附近还有ESD防护器件、连接器、外壳地处理，这些外围元素如果处理不好，前面算好的100欧姆会被直接“拉偏”。

4.1 ESD、滤波器等外围器件对差分阻抗的影响

很多量产设计会在HDMI连接器和主芯片之间加ESD防护器件，用来防止插拔时静电打坏芯片。ESD器件的结电容是重点，普通TVS结电容可能达到几pF甚至十几pF，对几百MHz的高速差分信号来说，这相当于在走线上挂了个低阻抗电容，会严重破坏信号边沿，造成花屏、闪屏。做HDMI接口，建议选择结电容小于0.5pF的TVS阵列，封装越小寄生电感越好，放置位置尽量靠近连接器，器件到连接器引脚的走线要短而粗。

还有部分板子为了过EMI测试，会加HDMI专用的共模滤波器。这类滤波器本身设计成100欧姆差分阻抗，所以选型时一定要选标明“HDMI兼容”“100ohm”的型号。滤波器下方建议做挖空处理，不要铺满铜，而且输入输出两侧的走线都要保持差分阻抗连续。

4.2 连接器、外壳地和“软匹配”原则

HDMI连接器通常有外壳固定脚，很多新手会把外壳脚直接和信号地大量相连。这种做法在高速接口上容易引入地环路，尤其是外壳地和信号地之间如果有电位差，会出现HPD异常、DDC读取失败等问题。我习惯的做法是：HDMI连接器的外壳地通过一个小焊盘区域和主地平面连接，必要时放置一个高压电容并联，或者用磁珠连接，具体要看产品结构。最简单的方案是让外壳地脚在连接器下方和主地平面直接相连，但要保证连接器周围的地过孔足够多，让回流路径短。

所谓“软匹配”，是指不要只迷信阻抗计算器的数值，更要关注走线的对称性、参考平面的完整性和差分对之间的隔离。100欧姆是标准，但信号完整性是一个连续过程，每一段都尽量均匀，远比某一段精确到99.8欧姆更重要。用立创EDA布线时，可以让差分对两侧的铺铜间距保持足够远，建议差分对到其他铜皮或走线的距离不小于3倍线宽，减少串扰和边缘耦合。

4.3 DRC检查与最终确认

立创EDA有完整的DRC规则检查功能。布线完成后，至少跑一遍以下项目：

• 差分对间距是否有违规，线宽是否被规则限制
• 同一差分对内两根线长度差是否超标
• 是否存在锐角走线、过孔残桩
• 整板地平面是否被分割成狭长条
• 未连接网络、拼版间距等基础问题

DRC跑完不是终点，建议再用立创EDA的3D预览功能，从PCB背面看一下差分走线附近有没有其他高噪声信号穿行。比如DC-DC的电感下方、开关节点旁边，都不适合HDMI差分线经过。

5. 常见问题与排查技巧实录

HDMI布线的问题往往不是单一原因，下面这些情况是实际项目中特别高频的，我把排查思路和解决方向整理成速查表，方便你对照板子状态定位。

表格待续

5.1 现象：屏幕有雪花/闪屏，或图像有噪点

优先级最高的是查信号质量。先用尺子或EDA的测量工具量一下差分对是否在连接器附近出现严重不对称，比如一个网络走线宽一些、另一个窄一些，或者是出了连接器之后直接交叉换层，这些都会让阻抗失衡。然后检查ESD器件选型，结电容是否过大，必要时换一颗更小电容的型号试试。还要检查差分对间距是否被DRC自动“抻开”了，有些情况下为了躲避过孔，软件会把两根线拉得很开，间距变成12mil甚至更大，这种属于破坏性走线，需要重新调整。

5.2 现象：识别不到显示器/读不到EDID

电脑或主控完全没有检测到显示器，先排查的是低速链路，不是差分线。重点量一下HPD引脚电压是否正常，+5V是否有足够驱动能力，DDC的SCL/SDA是否有上拉电阻，以及PCB上DDC线路是否被高速信号耦合干扰。曾被一个案例坑过：DDC走线刚好走在一组TMDS数据对下面，分割区域又不完整，导致EDID读取随机失败。把DDC走线重新绕开高速区后问题立刻消失。

5.3 现象：低分辨率正常，高分辨率或高速率闪屏

这通常说明链路余量不够：信号链路在低速时勉强能用，高速时眼图闭合。排查方向包括阻抗是否偏出太远，过孔数量是否过多，差分对等长是否超标，以及HDMI线材和连接器本身的质量。4K@60Hz的HDMI对PCB走线非常敏感，数据总长超过8到10英寸时风险会显著增大，板级设计上应尽早把HDMI连接器靠近主控芯片放置。

5.4 常见症状与处理方向速查

6. 最后分享一点个人经验

做HDMI这类高速接口，最大的忌讳是“赶时间直接拉线”。我在立创EDA上画第一版HDMI时，也想省事，差分对没做规则、线宽凭感觉填，结果到了调板阶段，花在查问题上的时间比自己老老实实算阻抗多出好几倍。后来我养成了一个习惯：打开一个新工程，先把层叠、阻抗计算、差分对规则和等长规则全部设定好，再开始连线和布局。规则前置，拖慢的是前半个小时，省掉的是后面几个夜晚。

另外，如果你手头暂时没有原理图、只是想练手，直接拿立创EDA打开一个HDMI最小参考设计，把四对差分重走一遍，然后对比原有走线的长度和过孔数量，也会很有收获。PCB设计这东西，原理看十遍不如亲手拉十二寸线，多画几块板，你对“100欧姆”的感受会从一串数字变成一种手感。希望这篇保姆级教程能让你少走弯路，一次点亮自己的HDMI贴片小板。