企业官网建设流程全解析

标准半导体封装尺寸汇总，或许用得着...

做硬件这几年，我越来越觉得“封装尺寸”这件事就像房子的地基。原理图设计得再漂亮，逻辑再精巧，一到画PCB、贴片、打样阶段，封装尺寸出了问题，全部白干。焊盘做小了，贴片机对不准，立碑、虚焊接踵而来；焊盘做大了，相邻引脚间距又不够，短路风险直线上升。更别提封装库建错、引脚间距差那零点几毫米，整板返工是家常便饭。

尤其是现在芯片原厂为了抢占小型化市场，这几年不断推出各种封装形式——从最传统的DIP-8到如今各种QFN、BGA、CSP，甚至直接WLCSP晶圆级封装。尺寸越来越小，密度越来越高，对工程师的封装设计功力要求也越来越高。很多刚入行的硬件工程师拿着一颗陌生芯片的datasheet，看着封装章节那一堆英制公制双标注的尺寸图，整个人是懵的。

所以我把这些年做项目过程中反复用到的、各类常见封装的典型尺寸和设计要点整理成一份速查手册。不需要你背下来，而是当你选型、画封装库、找替代料、做PCB Layout时，翻开这篇就能找到关键数据和那些藏在图纸里的坑。这份汇总覆盖了通孔、贴片、QFN、BGA、WLCSP等主流封装，顺带会讲一些尺寸背后的逻辑和标准，知道怎么来的，用起来心里才有底。

1. 封装尺寸怎么读、怎么算——先搞懂图纸上的那些数

很多人看封装图纸只盯着长宽高，其实封装图纸的关键参数远不止外形尺寸。想真正理解一个封装，得先清楚几个核心概念和它们背后的工程意义。

1.1 关键尺寸参数：长、宽、高、引脚间距、焊盘范围

一个完整的封装尺寸定义，通常包含这么几组核心数据：

• 本体尺寸（Body Size）：封装塑料体的长和宽。比如SOIC-8本体尺寸是3.9mm x 4.9mm，LQFP-48本体是7mm x 7mm。设计PCB时，本体尺寸主要影响元件之间的安全间距和布局密度。
• 含引脚总尺寸（Overall Dimension）：从最外侧引脚端到另一侧最外侧引脚端的距离，一般标识为D或E带后缀的数字。举个例子，SOIC-8总长大约6.0mm，比你看到的4.9mm本体要大一圈。贴片机贴装时的吸嘴下降位置、回流焊时元件在焊盘上的自对中效应，都跟这个总尺寸有关。
• 引脚间距（Pin Pitch）：相邻引脚中心到中心的距离。这是封装尺寸里最重要的参数之一。常见间距有2.54mm（100mil，DIP）、1.27mm（50mil，SOIC）、0.65mm（QFP）、0.5mm（BGA/QFN）、0.4mm（细间距BGA）。间距直接决定了你的PCB走线能不能从两个引脚中间穿过去，以及焊盘最小宽度。
• 高度（Height）：贴装后元件顶面到PCB表面的距离。涉及结构设计和外壳开槽，尤其做成模块产品时，高度超了一点，盖子合不上，整机就得重新开模。
• 引脚/焊球直径（Lead/Ball Diameter）：BGA焊球的典型直径，常见0.3mm到0.6mm之间。焊球直径直接对应PCB焊盘直径的设计，两者比例不对，焊接强度会大打折扣。
• 散热焊盘尺寸（Exposed Pad Size）：QFN、DFN这类封装底部中央的散热焊盘，通常标为EP尺寸。这个参数直接影响散热设计和过孔阵列布置，很多人做QFN虚焊、散热不足，都是因为这个EP尺寸看错了。

1.2 英制公制换算和尺寸公差——不能忽略的细节

封装尺寸图上有时候用英制，有时候用公制，有些老芯片的图纸还会混用。2.54mm等于100mil，1.27mm等于50mil，这是封装设计里最常用的两组换算关系。

但真正的坑不在换算，而在公差（Tolerance）。一颗SOT-23的封装图纸上标着本体尺寸2.9mm±0.1mm，这意味着实际芯片本体宽度范围是2.8mm到3.0mm。如果你按2.9mm精确设计焊盘而不留余量，贴片机吸嘴偏移一点点，引脚就可能落在焊盘外面。所以画封装库时，我一般会参考IPC-7351标准给出的焊盘尺寸建议，它已经帮你把公差因素消化进去了，而不是拿本体尺寸直接画。

我见过不少新手拿着datasheet上的本体尺寸，不加思考就生成一个焊盘，结果实物贴上去公差累积，引脚偏到焊盘内侧边缘。回流焊时熔融焊料表面张力把元件拉正，有时候能救回来，有时候直接拉成墓碑——一端焊住了，另一端翘起来。

提示：英制mil和公制mm混用时，务必用同一个单位体系做完所有计算再转最终值，不要一半用mil一半用mm连算，小数点错一位就是灾难。

1.3 常见封装命名规则解读——从名字里读出尺寸大小

封装名字本身是有规律的，看懂命名规则就能大致猜到尺寸量级。

• DIP-8：Dual In-line Package，双列直插。8代表引脚总数。标准DIP引脚间距固定2.54mm，两排之间的行距通常是7.62mm（300mil）。所以看到DIP-8，你基本可以确定宽度方向大约10mm以内。
• SOIC-8 / SOP-8：Small Outline Integrated Circuit。SOP是泛称，SOIC带JEDEC标准编号。同样以8脚为例，引脚间距1.27mm，本体宽度3.9mm。看到SOP-8，尺寸就八九不离十了。
• LQFP-48：Low-profile Quad Flat Package，低矮四边扁平封装。48是引脚总数，四边各12脚。7mm x 7mm本体、0.5mm间距是LQFP-48最典型的组合。
• QFN-32 (5x5)：Quad Flat No-lead，四边无引脚。32是引脚数，5x5代表本体5mm x 5mm。这类封装引脚不外伸，底部有散热焊盘，热性能远优于QFP，但焊接后检查难度更大。
• BGA-256 (17x17)：Ball Grid Array，球栅阵列。17x17代表焊球阵列是17行乘17列，256是总球数。看到17x17，如果球间距是1.0mm，那封装边长大约是（17-1）x1.0=16mm，再加上边缘余量，就是标称17mm或19mm的封装。

这些规律不一定100%对所有厂商成立，但主流封装里八九不离十。读懂命名，选型时扫一眼就能排除掉物理尺寸不符合要求的方案，省下大量查阅datasheet的时间。

2. 主流封装类型尺寸速查——从通孔到先进封装，一张表说清楚

2.1 通孔插件封装：DIP、SIP、PGA等

通孔插件封装是最传统的一类，引脚穿过PCB焊盘孔，在背面波峰焊或手工焊接。虽然现在贴片工艺大行其道，但继电器、变压器、大电解电容、部分功率器件仍然依赖通孔封装提供结构强度。

DIP封装的焊盘孔径设计有讲究。引脚宽度一般是0.45mm到0.5mm，PCB钻孔直径单边至少加0.2mm余量，常用0.8mm到1.0mm孔径。孔径太紧装不进去，太松焊接时元件容易歪斜。

做DIP封装时，最容易被忽略的是引脚根部有“耳朵”——就是引脚从塑料本体伸出来的那一小段，在封装尺寸图上会标成A min/A max。焊盘设计时需要考虑这个根部让位，否则引脚插到底后本体离板面距离不对，焊接后应力集中。

2.2 表面贴装封装：SOT、SOP、SOIC、QFP

SOT（Small Outline Transistor）系列主要承载三极管、稳压管、二极管、MOSFET等分立器件。SOT-23是出现频率最高的，几乎每块板子上都有几十颗。SOT-223和SOT-89则是带散热焊盘的大功耗分立器件。

SOP和SOIC经常混着叫，但严格说SOIC是符合JEDEC MS-012标准的窄体封装，SOP更宽泛。画封装库时主要看功耗和引脚数。引脚数少的SOIC-8采用1.27mm间距，两脚之间往往可以穿过一根10mil到12mil的走线，布板方便很多。

QFP家族里有个高频踩坑点：0.5mm间距的LQFP-48，引脚宽度通常是0.22mm，焊盘宽度我建议做到0.28mm到0.3mm。太窄，贴片机对不准，焊接强度不够；太宽，相邻焊盘间距只剩0.2mm，桥连风险剧增。0.65mm间距的TQFP相对友好，焊盘宽度可以做到0.4mm，走线余量大不少。

2.3 底部引脚封装：QFN、DFN、MLP

QFN是低功耗、小型化设计的宠儿。它没有外露引脚，而是在封装底部四周排列引脚焊盘，中央有大面积散热焊盘。这种设计让QFN的热阻远低于同尺寸的QFP，非常适合电源电路。

QFN封装尺寸图上最需要注意的是中央散热焊盘（Exposed Pad，缩写EP）。datasheet会给出EP的具体尺寸，比如QFN-32常见的EP是3.3mm x 3.3mm。PCB焊盘建议比EP稍微小一点，比如也做3.2mm x 3.2mm，留出引脚焊盘之间的间隙。如果把EP焊盘做得和EP一样大甚至更大，焊接时大量锡膏被挤到EP区域，会导致四周引脚锡量不足，虚焊。

散热焊盘上的过孔阵列也很关键。EP正下方我习惯打9宫格过孔，孔直径0.3mm，过孔到EP焊盘边缘至少留0.5mm距离，否则焊锡会顺着过孔流走，造成焊盘干涸。有条件的话，过孔做树脂塞孔或背面开窗再涂绿油，但很多小批量打样只做普通过孔，这时候一定要控制孔径和数量，防止虹吸效应。

2.4 阵列封装：BGA、FBGA、CSP、WLCSP

BGA和CSP是现在高密度电路板的主力封装，尤其是MCU、FPGA、DDR存储，几乎清一色BGA。

BGA的关键尺寸不只是边长和球间距，更重要的是焊球最外沿到封装边缘的距离，也就是“边缘余量”。例如一颗布线设计说“0.5mm pitch FBGA”，边缘余量通常只有0.5mm到0.75mm，这意味着PCB焊盘必须完全被封装覆盖。如果选型时没注意这个参数，PCB上把焊盘画得靠近封装边缘，贴片时焊球和焊盘可能错位。

WLCSP和CSP的区别值得单独提一句。CSP（Chip Scale Package）指封装面积不超过芯片面积的1.2倍；WLCSP（Wafer Level CSP）则直接在晶圆上完成再切割，封装尺寸几乎等于芯片裸片尺寸。所以WLCSP封装没有塑料本体，datasheet尺寸图往往只标芯片边长和球坐标。设计这类封装时，焊盘直径建议做到球直径的80%左右，0.4mm间距的球径0.2mm，焊盘开0.16mm到0.18mm，配合钢网开孔，效果最稳。

3. 封装尺寸相关的标准与规范——JEDEC、JEITA和IPC里藏着什么

封装尺寸不是芯片厂自己拍脑袋定的，背后有一套完整标准体系。了解这些标准的来龙去脉，很多图纸上看似无理的数值就解释得通了。

3.1 JEDEC和JEITA：封装外形标准的上游来源

JEDEC（固态技术协会）制定了绝大多数IC封装的外形标准，编号以MS、MO、DO开头。比如SOIC-8对应JEDEC MS-012，DIP-8对应MS-001，BGA系列分布在MS-028、MO-192等多份文档里。

JEITA（日本电子信息技术产业协会）则负责一些源自日本的封装标准，比如QFP系列的早期标准，后来大部分并入JEDEC体系。芯片厂商在datasheet里会标注“JEDEC MS-xxx”字样，设计封装库时可以按这个编号去查阅标准图，验证自己的尺寸是不是画错了。

有意思的是，JEDEC标准里对很多封装给出了多个变体，比如同一DIP-8可能有不同本体宽度，但引脚间距都是2.54mm。画封装库时如果只看到引脚数量就下结论，很容易把窄体和宽体搞混。

3.2 IPC-7351：焊盘图形设计的推荐标准

如果说JEDEC定义了芯片封装本身，那IPC-7351就是定义了PCB上的焊盘图形（Land Pattern）。这是设计封装库时最重要的标准，没有之一。

IPC-7351把焊盘设计分成三个密度等级：

• 密度A（最大焊盘）：适合手工焊接、维修频繁、大焊盘，容错性好但桥连风险高。
• 密度B（中等焊盘）：最适合回流焊量产，也是大多数工程师的默认选择。
• 密度C（最小焊盘）：适合高密度板、引脚细密的情况，节约空间但工艺窗口窄。

以SOT-23为例，IPC-7351给出的密度B焊盘是：左引脚焊盘宽0.75mm，中间引脚焊盘宽1.0mm，焊盘长1.0mm左右，左右焊盘外边缘间距约2.6mm。如果你自己拿datasheet本体尺寸加余量去算，大概率不会恰好落到这个值。

焊盘设计的一个常用经验公式：引脚中心距P加上引脚宽度L的一半，再预留0.1mm到0.15mm的工艺余量，得到焊盘内侧边缘位置。IPC-7351把这种工程经验标准化了，所以有IPC标准可查时，优先按标准画。

3.3 叠层封装与嵌入式封装尺寸的特殊考量

随着技术演进，芯片封装尺寸从单体向系统级封装（SiP）、叠层封装（PoP）发展。PoP封装底部是逻辑芯片（通常是BGA），顶部是存储芯片，上下通过焊球连接。设计PoP PCB时，底部焊盘的直径和顶部焊球位置组成的整体高度都必须来自同一份机械尺寸图，差0.1mm就可能组装失效。

SiP封装把多个die和被动元件封装在一个基板上，外形尺寸往往取决于集成内容。这类封装的datasheet会额外标注“Keep-Out Area”——就是PCB上封装周围禁止走线、禁止放置元件、禁止开孔的区域。这个约束比普通封装的禁布区更大，因为内部可能埋置了电感或天线，外部铜皮会改变电磁特性。

4. 按封装尺寸画封装库的实战方法——从零开始建库的完整步骤

平时画原理图库、封装库用的软件五花八门，有Altium Designer、Cadence Allegro、KiCad、立创EDA等。但封装尺寸的底层逻辑完全一致。

4.1 拿到datasheet之后，从哪几页开始看

看datasheet的机械尺寸部分，聚焦这几块内容：

• Package Outline图：通常是顶视图、底视图、侧视图三视图，标注了所有关键尺寸和参考原点。
• Recommended Land Pattern图：原厂推荐的PCB焊盘图形，这是最直接可用的参数。
• Thermal Pad信息：有散热焊盘的封装，这里给出EP尺寸和散热建议。
• 公差表：标注各尺寸的公差范围，比如本体尺寸±0.1mm，引脚位置±0.05mm。

很多工程师直接按原厂推荐的Land Pattern画，这是最快路径，也最不容易出错。但要注意，原厂推荐焊盘通常会比IPC-7351密度B偏大，他们的出发点是保证焊接良率最大化，对高密度布板不一定友好。如果板子空间紧张，可以按IPC-7351密度C重新计算焊盘。

4.2 引脚焊盘尺寸的推算步骤

以LQFP-48为例，7mm x 7mm本体，0.5mm间距，引脚宽度0.22mm。

第一步，确定焊盘中心距：就是引脚间距0.5mm，这个直接照抄。 第二步，计算焊盘宽度：0.22mm加0.06mm到0.08mm余量，取0.28mm到0.3mm。 第三步，计算焊盘长度：手册会给出引脚长度和末端延伸方向。LQFP-48典型的焊盘长度是0.8mm到1.0mm，焊盘从封装本体边缘向外延伸。 第四步，计算侧边距离：封装本体7mm，引脚从本体边缘伸出，焊盘内侧边缘落在本体边缘外0.2mm到0.3mm处，外侧边缘往外再0.7mm左右。

展开算一下就是：每边6个引脚，占宽度6x0.5=3.0mm，6个焊盘，加上两端间隙，整套焊盘大约3.8mm到4.0mm宽。布局时如果四边都要出线，每边0.5mm间距的焊盘只能在两层以内布通全部引脚——因为每两个焊盘之间只有0.5mm空间，走一根线可能刚好，但旁边还有过孔就不行了。

4.3 用软件画的流程和注意事项

不管用什么EDA工具，流程基本一致：

1. 建立封装名：建议采用“封装类型+引脚数+本体尺寸”的命名法，比如“LQFP-48-7x7”，避免以后找封装时两眼一抹黑。
2. 放置焊盘：按计算的焊盘坐标精确放置，底视图和顶视图注意镜像关系。
3. 画丝印（Silkscreen）：丝印层画出本体的外形轮廓，尺寸至少比本体大0.2mm，防止丝印压到焊盘。丝印线宽一般在0.1mm到0.2mm之间。
4. 标注原点：把原点设在封装几何中心，方便后续贴片坐标输出和阵列排布。
5. 设置元件高度：这是很多新人忽略的，3D模型显示和结构干涉检查都依赖这个参数。
6. 放置3D模型：如果有原厂3D STEP文件，直接导入最省事，没有就用封装向导生成的简单模型。

画封装库最大的忌讳是“赶时间随便画”。我见过一个项目，工程师把LQFP-64画成了引脚间距1.27mm，板子打样回来元件根本贴不上。这种低级错误，只要画的时候对着datasheet逐项核对一遍就能避免。强烈建议封装库建立之后，做一个“PCB封装库自检清单”：引脚间距、焊盘尺寸、丝印尺寸、原点位置、高度值，五个选项全部打勾才算完成。

4.4 封装库版本管理与复用

产品迭代几年之后，封装库会积累大量版本。一款芯片换供应商、换封装批次，尺寸可能有细微差异，这时候封装库也应当同步更新。我习惯在两个维度管理：

• 按项目维度：每个项目的封装库单独挂版本，不互相覆盖。
• 按封装类型维度：常用封装做成统一标准库，比如公司内部统一定义LQFP-48、QFN-32的焊盘规则，所有人画出来的封装都一样，减少沟通成本。

虽然多花一点时间建库、审库，但后面所有PCB设计、贴片产线、维修返工都受益。封装库的正确性，直接决定了产品从图纸到实物的第一次成功率。

5. 常见问题与排查技巧实录——封装尺寸引发的翻车现场

5.1 引脚间距差不毫米，贴片机如何“坑”你

有一年做一块带传感器的板子，用了一款DFN-8封装的加速度计，2mm x 2mm，引脚间距0.5mm。我画焊盘时直接参考同系列旧款的封装库，没仔细对比datasheet。结果旧款是0.65mm间距，新款是0.5mm间距。板子贴出来之后，整板功能测试都是好的——回流焊的自对中效应把元件拉正了，引脚勉强搭在焊盘上，靠锡膏张力接触。但产品过不了振动测试，一摔就掉引脚。

处理办法只能是飞线验证，重新改封装库，第二批板子才恢复正常。这个教训让我意识到：哪怕是同品牌同系列，引脚间距也可能变，封装库必须对着最新版datasheet核对。

5.2 焊盘散热过孔导致焊锡流失

QFN-32的EP焊盘设计了一个4x4阵列的过孔，孔径0.4mm，没做塞孔。回流焊时锡膏熔化，顺着过孔虹吸到背面，EP区域大面积空洞，芯片贴片后翘起，只有外围引脚焊住了。产品功能虽然正常，但热阻比设计值高了一大截，满载跑起来芯片温度飙升。

正确处理方式有两种：一是过孔做树脂塞孔，背面不露锡；二是过孔放在EP焊盘之外，通过铜皮把热量导到过孔阵列——这在RF电路中尤其常用，因为EP下方有过孔会影响射频阻抗。

如果小批量打样实在没法做塞孔，那就缩小过孔到0.25mm，并在背面绿油开窗处加防焊桥，尽量不要让焊锡有通道往背面跑。我之前用0.3mm过孔、背面涂绿油不开窗的做法，实测也能凑合过组装，但强度和热性能都不如塞孔方案。

5.3 BGA焊盘设计不良导致的X-Ray虚焊

BGA封装因为焊点在封装底下，肉眼完全看不到，只能靠X-Ray和边界扫描测试检查。有一次做一块FBGA-132的板子，焊盘直径按0.4mm球径的0.7倍做了0.28mm，钢网开孔0.3mm，结果X-Ray抽检发现相邻焊球之间有多处桥连。

排查原因：我的焊盘开孔超出了球间距0.8mm的安全范围。FBGA-132的球间距是0.8mm，焊盘直径加上钢网开孔后的锡膏扩展量，几乎要碰到相邻焊盘了。后来把焊盘改小到0.25mm，钢网开孔缩到0.27mm，桥连率直接降到零。

BGA焊盘设计有个参考范围：焊盘直径一般是焊球直径的0.6倍到0.8倍。0.5mm球间距、0.3mm球径的BGA，焊盘取0.2mm到0.24mm比较合适。0.8mm球间距、0.4mm球径，焊盘取0.27mm到0.32mm。选值再往小走，焊接强度不够；往大走，桥连风险就开始抬头。

5.4 封装尺寸不符导致的组装干涉

还有一次是结构设计的坑。一颗DC-DC芯片用了WLCSP封装，高度只有0.6mm，但旁边留了2mm高的铝电解电容。外壳内部开槽只给电解电容让了位置，WLCSP正上方正好是一颗安装螺钉的避让孔。板子装配好后，螺钉头边缘刚好压到WLCSP封装边缘，造成芯片边缘引脚短路。

解决办法是重新布局，WLCSP远离结构件，同时在外壳加工时增加局部凸台。这件事之后，我在结构评审阶段就把所有BGA/WLCSP封装的高度、边缘余量、禁布区单独整理成清单，和结构工程师一起过一遍，避免同类问题反复出现。

5.5 封装尺寸速查表：常见芯片封装选型参数对照

把常用封装的选型关键参数整理成一个速查表，方便直接对照：

这张表不能替代datasheet，但在项目早期选型和方案评审时，能快速帮判断元件能否在当前PCB密度和工艺条件下可靠焊接。

6. 最后的经验之谈

整理这些内容的过程中，我自己也重新梳理了一遍这几年做封装设计踩过的坑。封装尺寸看着是最不起眼的环节，但它牵一发而动全身：选型、布板、贴片、测试、维修，每一环都绕不开它。

我的实际体会是，真正高水平的硬件工程师，不一定能把所有封装尺寸倒背如流，但一定懂得如何快速查阅、核对、验证。每一颗新芯片入料，第一个动作就应该是把封装相关的几页datasheet截图存进项目文件夹，并把关键尺寸填入封装库备注。这个习惯坚持下来，项目越做越顺，返工越来越少。

如果你刚入行，先从最常用的DIP、SOT-23、SOIC-8、LQFP-48、QFN-32这几种封装练手，每种都亲手画一遍封装库，对应到实际芯片上贴片验证。等你把这几类封装吃透，再面对BGA、WLCSP时，心态会完全不一样——它们只是同样的逻辑在更小的尺度上重新演绎一遍而已。希望这份汇总对你有一点点帮助，少走几个弯，就很值得了。