企业官网建设流程全解析

做过硬件的人都知道，Type-C接口的“全功能”三个字背后藏着多少坑。最近我在折腾一根“Type-C转DP1.4转C双向互传转接线”，说白了就是一根两头都是Type-C、内部走DP1.4信号、并且两个方向都能传视频的线。市面上很多C to C线只能充电或只有USB 2.0，真正能双向跑DP Alt Mode的线不多，要么贵，要么方向锁死。这篇文章把我从原理图到实测的整套思路和踩坑记录写出来，给打算做类似转接方案、或者想搞懂DP Alt Mode底层逻辑的朋友做个参考。

写之前先说明，这套方案不算什么黑科技，核心就是USB Type-C的DP Alt Mode、CC引脚协商和E-Marker识别，但把这些吃透再落地，中间有不少容易翻车的细节。后面所有内容，都是我实际画板、打样、测试折腾出来的经验，不是单纯翻译规格书。

1. 先搞清楚这套方案到底在干什么

1.1 “双向互传”这个需求是怎么来的

普通Type-C转DP线，绝大多数是单向的：一端Type-C接笔记本/手机，另一端DP口接显示器，信号只能从Type-C端流向DP端。这个方向由线材内部的线序和PD协商决定，插反了或者接错设备就直接没画面。

但实际使用中有个很常见的场景：一台手机接一台便携屏，今天想手机当主机投屏到便携屏，明天想把便携屏连到另一台电脑上做扩展屏幕。如果两根线方向固定，就得买两根或者频繁拔插换方向。更别说有些设备自身就是双向的，比如支持DP输入的平板，既有DP输出也有DP输入能力，你希望一根线就能两头随便插。

所以“Type-C转DP1.4转C双向互传”这个方案，本质上是做一根物理层完全对称、通过协议协商自动适配方向的全功能线。它要解决的问题就是：同一根线，正着插能传视频，反着插也能传视频，不需要用户去认哪一端是上游、哪一端是下游。

1.2 DP Alt Mode把Type-C变成了DP口

要理解双向，必须先理解Type-C怎么传输DP信号。Type-C接口有24个引脚，其中4对SuperSpeed差分线（SSTX1/SSRX1、SSTX2/SSRX2，共8个信号脚）本是给USB数据用的。DP Alt Mode干的事，就是通过CC引脚上的握手协商，把这4对差分线临时“借”给DisplayPort使用。

DP1.4在这套机制下，4对线刚好对应DP的4条Lane。再加上SBU1/SBU2两个引脚被复用成DP的AUX CH差分通道，一个完整的DP接口就被“嫁接”到了Type-C物理连接器上。这也是为什么全功能Type-C线理论上能跑DP1.4，关键就看线材有没有把4对差分线和SBU都完整地接出来。

有意思的地方来了：Type-C的4对差分线本身是全双工的，SSTX用来发送、SSRX用来接收。而DP信号是单向的，source只管发，sink只管收。这意味着当一台设备通过Type-C进入DP Alt Mode时，它会把DP Lane0和Lane1映射到自己的SSTX差分对上（常见Pin Assignment D），把Lane2和Lane3映射到SSRX差分对上，或者全部映射到4个物理lane上（Pin Assignment C/D/E不定）。

于是双向就成了可能：A设备当source时，数据走A的SSTX，通过线缆交叉到B的SSRX；反过来B当source时，数据走B的SSTX，交叉到A的SSRX。只要线缆内部是标准的全双工交叉连接，物理层就不会卡住方向，真正决定方向的，是两端的PD控制器谁先成功进入DP Alt Mode。

1.3 无源直连线方案 vs 带芯片的智能方向方案

既然物理层天然支持双向，那直接做一根“线对线直连”的C to C全功能线不就完了？理论上是，但现实有两个问题。

第一个问题：普通的C to C线如果完全忠实直连，CC引脚的方向识别会乱套。Type-C的source端CC有上拉Rp，sink端CC有下拉Rd，线缆中间如果带E-Marker芯片还要处理Ra和Vconn。你不可能把所有引脚都是一对一直塞，尤其CC1和CC2在正反插时还要做极性交换。

第二个问题：很多显示器的Type-C口是“只进不出”的UFP，它永远把自己当sink。如果一根线两头都插到两个UFP设备上，DP Alt Mode根本协商不起来。要想兼容这种设备，线缆端就需要主动做方向检测和角色扮演，必要时得在内部加一颗PD控制芯片来“欺骗”两端，告诉A端这边是UFP、告诉B端那边是DFP。

所以我最终落地方案分两档：如果只追求低成本，做无源全功能直连线，完全依赖两端设备的DRP（Dual Role Port）能力协商方向；如果要做成通用产品，就在线缆里加PD控制与方向检测逻辑。下面几节重点讲后者，因为前者只要线序对、阻抗对就没太多技术含量。

2. 关键器件与引脚设计：24Pin、CC、E-Marker、SBU一个都不能少

2.1 连接器选型：14P、16P还是24P

做这类线缆，第一步选Type-C连接器就劝退一批人。市面上便宜的Type-C母座/公头很多是14P或者16P的，引脚不完整，专门给充电或USB 2.0用的。做DP Alt Mode必须把4对SuperSpeed差分、CC1/CC2、SBU1/SBU2、VBUS、GND全引出来，至少16P起步，但我强烈建议直接用24P满针。

为什么这么说？14P的座子通常没有SBU，而SBU恰恰是DP的AUX通道，少了它DP握手都完不成。16P有些有SBU但没有完整的4对差分，最多支持2 Lane，跑4K@60Hz勉强、上高刷就废了。24P是全功能座子，所有引脚都有焊盘，设计时就算不用也方便做兼容。

实际打样时我选的是24P母座配合Type-C公头插头线，注意公头和母座的引脚排布是镜像的，画封装时一定要拿连接器厂家的规格书对着核，别想当然。我第一版就因为公母座引脚顺序看反，导致SSTX和SSRX接错，画面完全没有。

2.2 CC引脚上的电阻网络：Rp/Rd/Ra怎么配

CC引脚是整个Type-C生态的灵魂，方向检测、供电协商、Alt Mode入口全靠它。在一个Type-C口内部，DFP（也就是Host/Source）会在CC1/CC2上拉一个Rp（典型值56kΩ到3.3V或电流源），UFP（Device/Sink）会在CC1/CC2上下拉一个Rd（5.1kΩ到GND）。线缆如果有E-Marker，则线缆内部在CC上接一个Ra（约1kΩ到Vconn），用Vconn供电和通信。

设计双向线缆时，线缆本身既不是纯DFP也不是纯UFP，它得能感应对端是什么设备。我的做法是每端放一颗PD控制器，实时采样CC引脚电压来判断：

• 如果CC被对端拉高（检测到Rp），说明这端接的是sink，线缆这端要扮演source角色；
• 如果CC被对端拉低（检测到Rd），说明这端接的是source，线缆这端要扮演sink角色。

这个状态要传给对端，让对端做相反的角色设置。也就是说，在线缆内部需要“交叉通知”：A端检测到source，B端就配置成sink模式去拉低CC；A端检测到sink，B端就配置成source模式去拉高CC。这个过程完全由内部PD控制器的I2C或GPIO联动完成。

E-Marker芯片在这条线里必须加。因为DP信号速率到HBR3（8.1Gbps/lane）时，线缆需要向两端的设备声明自己的能力（比如长度、电流、是否是被动线缆），E-Marker通过SOP′通信把这组信息告诉端口。我用的E-Marker是常见的USB4/DP兼容型号，通过I2C挂在PD控制器旁边，初版直接省了这个芯片，结果两边都识别不到线缆能力，协商直接失败。

2.3 SBU1/SBU2作为AUX通道的接线细节

SBU引脚是很多人忽略的重灾区。DP Alt Mode下，SBU1和SBU2构成一对差分信号，对应D连接的AUX_CH_P和AUX_CH_N。AUX是半双工双向总线，负责读取显示器EDID、做DPCD寄存器读写、链路训练，可以说是DP通信的“控制面”。

在Type-C公头里，SBU1和SBU2分别在A8和B8位置。由于正反插的存在，信号物理极性会翻转。比如插正面时，A端的SBU1对应B端的SBU1；插反面时，A端的SBU1会对应B端的SBU2。这就是Type-C所谓“翻转不换芯”的难点：线缆内部必须做极性开关，根据CC引脚检测到的插入方向，动态决定SBU1接SBU1还是SBU1接SBU2。

如果这个极性切错，AUX的信号正负反了，DPCD读出来的全是乱码，或者干脆HPD（热插拔检测）事件都不触发。我的调试建议是：先用示波器量AUX pair上有没有差分波形，再从DPCD里读DPCD_REV寄存器，如果读出来是0x14这种有效版本号，说明AUX链路正常。

2.4 供电设计：VBUS和GND不能马虎

视频传输只是这个方案一半的工作，另一半是供电。Type-C的VBUS要承载最大100W（PD3.1甚至240W）功率，做转接线时必须考虑过流和压降。

我的方案里VBUS和GND是直通的，电流方向由两端设备的PD协商决定。线缆本身不需要做电源转换，但要做两个事：一是VBUS走线/跳线要足够宽，至少按5A载流设计；二是每端在VBUS上放一个低ESR的钽电容或MLCC阵列，用于吸收热插拔时的浪涌。

另外E-Marker芯片的Vconn电源从哪里来也要注意。Vconn由DFP端提供，规范里规定DFP在检测到线缆有Ra后会通过CC引脚输出Vconn（通常3.3V或5V）。所以在双向线里，两端的CC引脚都要能切换成Vconn输出，E-Marker才能在上电阶段正常工作。我的做法是用一颗双刀双掷模拟开关来切换CC引脚上的电阻网络和Vconn路径，开关控制信号由PD控制器引脚输出。

3. 从原理图到实际落地：一套可参考的双向转接方案

3.1 整体架构与信号流向

这块我按自己做的一块小板来讲。小板两端各有一个Type-C母座（实际产品里也可以做成公头线缆），中间是控制核心：

• 两个PD控制器（每端一个），负责CC采样、角色判断、E-Marker通信；
• 一颗MCU（也可以用PD控制器自带的MCU核），负责两端状态同步和方向判定；
• 一组四通道DP差分模拟开关，负责把source端的发送lane切换到sink端的接收lane；
• 两颗SBU极性切换开关，处理正反插；
• E-Marker芯片及其配套电路。

信号流向大概是这样的：

当A端插入一台笔记本（DFP/source），B端插入一台便携显示器（UFP/sink）时：

1. A端PD控制器检测到CC被Rp拉高，判定自己是“接近source”的模式；
2. B端PD控制器检测到CC被Rd拉低，判定自己是“接近sink”的模式；
3. MCU收到两端状态后，把差分开关切到“A→B”方向：A端的SSTX1/SSTX2两条差分对接到B端的SSRX1/SSRX2；
4. SBU极性开关根据A端检测到的正反插状态，把AUX对应到B端的SBU1/SBU2；
5. 两端PD控制器各自完成DP Alt Mode的Enter Mode和Pin Assignment协商，链路建立。

反过来B端插source、A端插sink时，MCU把方向标志翻转，差分开关切到“B→A”方向，逻辑完全对称。

3.2 方向检测状态机：别让两端同时“抢当source”

这个方案里最核心的状态机，总结起来就三个状态：IDLE、DIR_A_TO_B、DIR_B_TO_A。

设计时要注意一个经典问题：如果线缆两端同时插了两个都能当source的设备，比如两个笔记本互连，这时候两端都会检测到Rd，都会想当sink接受对方视频，结果是谁也不主动输出。反之，如果两端都是纯sink的显示器，两端都会检测到Rp，都想去当source，然后互相拉锯。

这种情况没有绝对“正确”的处理方式，因为物理上两个source互连或两个sink互连本来就不该出画面。我的处理原则是：

• 两端都是source优先候选时，不做切换，保持在IDLE，并且通过PD协议拒绝视频方向协商；
• 两端都是sink候选时，同样保持IDLE；
• 只有明确检测到一端为source、另一端为sink，才启动方向切换。

实际测试中，遇到两个DRP设备互连时，它们自己会通过PD协议里Try.SRC/Try.SNK的时序决定谁来当source，线缆这边的MCU只要等两端状态稳定后再切换就行。这里最忌讳的是MCU每100ms扫一次CC然后反复切开关，信号还没稳定又被切走，画面就会疯狂闪烁。我后来给状态切换加了2秒的去抖延时，问题就消失了。

3.3 差分信号开关选型与布局

双向切换最麻烦的是DP高速信号路径。HBR3下每个Lane跑8.1Gbps，这是真正的射频信号了，不是普通数字信号。差分开关的带宽和插入损耗必须严格控制。

我测试过几颗DP mux类芯片，评判标准就三条：

• 带宽要覆盖8.1Gbps以上，最好标称10Gbps+；
• 插入损耗在5GHz频点不要超过-3dB，回波损耗尽量小于-15dB；
• 通道间串扰要低，因为线缆内4对差分线挨得非常近。

布局时我把差分开关放在小板正中央，两边Type-C座子尽可能对称等长。差分对的走线阻抗控制在100Ω±10%，对内等长误差控制在5mil以内，对间等长控制在50mil以内。这个要求不是玄学，DP1.4的链路训练会测量每个lane的眼图，差得太远就直接降级到HBR2甚至HBR，分辨率上不去。

如果你只是做一根短距离的成品线缆，不打算加开关，可以省略这节。但转接板方案里，开关位置相当于被动线缆里的“节点”，节点没做好，后面怎么调都是白费。

3.4 SBU极性切换与HPD事件

HPD是DP协议里的一个关键信号，sink通过拉高AUX上的HPD电平通知source“我准备好了”。在Type-C的DP Alt Mode里，HPD不是单独一根线，而是通过AUX通道上的电平变化来传递。

所以SBU极性一旦错了，AUX都不通，HPD自然也不存在。这里有个调试小技巧：在PD控制器的GPIO上接一个LED，把AUX上的HPD中断事件引出来，只要看到LED闪一下，说明AUX链路已经通了，可以继续往下查DPCD。

SBU极性切换我用的是双通道低功耗模拟开关，控制信号由MCU根据CC引脚检测到的正反插方向给出。这里有一个此前让我栽了跟头的细节：正反插的判定不是简单地“CC1有信号就是正面”，因为在DP Alt Mode下CC1/CC2还承担着PD通信，电压波形看起来都一样，需要参考两端设备在CC上有没有发送BMC编码来辅助判断。简单有效的办法是：给MCU加一个计时窗口，在CC空闲时采一次电平，如果CC1电位高于阈值而CC2低于阈值，判定为正面插入，反之则为反面。

3.5 PCB设计实战：阻抗、等长、隔离

如果做板，下面几个参数我可以给一个亲测可用的参考：

差分线阻抗100Ω，表层微带线，线宽/线距根据板厂叠层计算，常见是0.15mm线宽、0.1mm间距左右。注意Type-C连接器的焊盘本身就会引入阻抗不连续，尽量在焊盘下方掏空参考层，减少寄生电容。

等长方面，同一对差分线对内误差控制在5mil内，四对线之间的等长控制在50mil以内。AUX这对也需要做等长，虽然AUX速率不高，但它要在链路训练早期就工作，极性不能出错，长度也不宜拉太长。

电源和信号隔离也是关键。VBUS走线尽量避开差分对，特别是不要平行走太长距离，否则5V/20V的开关噪声会耦合进DP信号里，屏幕会出现周期性的横纹。GND要铺完整，最好是所有信号层下面都有完整参考地，不要有开槽。

4. DP1.4规格对这条线缆的硬指标

4.1 HBR3、带宽和解码开销

DP1.4的数据传输率最高到HBR3，每条Lane是8.1Gbps，4条Lane合计32.4Gbps，但底层用了8b/10b编码，每传8bit数据实际要发10bit，所以有效数据带宽是25.92Gbps。再加上前向纠错FEC的开销，实际应用可用带宽在25Gbps左右。

这个数字意味着什么？我做了张表，直观列一下常见分辨率对带宽的需求：

所以DP1.4的完整能力不只靠HBR3的物理带宽，还要靠DSC（Display Stream Compression）。DSC是一种视觉无损压缩算法，压缩率可以从3:1到5:1。实测在4K@144Hz 10bit下，开启DSC后用HBR3是可以稳定跑的，画质肉眼看不出区别。

在双向线缆设计里，DSC支持与否主要看两端设备的DPCD能力，线缆本身不需要做压缩运算，但必须保证物理层不成为瓶颈。如果线材质量和开关插损太差，链路训练失败后设备会协商降到HBR2，此时25.92Gbps带宽变成17.28Gbps，4K@144Hz必须开更高压缩比才能勉强跑，画质就会劣化。

4.2 链路训练与DPCD读取

DP连接建立后，source和sink之间会进行链路训练，本质上是在AUX通道上反复读写DPCD寄存器，尝试不同的电压摆幅、预加重和速率组合，直到找到一组能稳定收发的参数。

对双向线缆来说有个隐蔽坑：链路训练的参数是source和sink各自协商的，线缆只是被动介质。但如果你在中间加了一颗差分开关，开关本身的插入损耗和回波损耗会影响链路训练的收敛结果。我第一版开关布局不合理，1.62Gbps（HBR）能过，2.7Gbps（HBR2）也能过，到了5.4Gbps就不稳定，8.1Gbps完全连不上。后来查了一圈，问题不在芯片本身，而是开关旁边的过孔太多，导致阻抗突变，信号反射严重。

排查这类问题，可以读DPCD的Lane Status寄存器，通常是0x202到0x205这些地址。如果看到CR（Clock Recovery）已经锁定但EQ（Equalization）没通过，那八成是物理层的频率相关损耗大了，优先检查线缆长度和开关走线。

4.3 线缆长度与插损预算

做双向转接线，长度太短没意义，太长信号就废了。DP1.4被动铜缆最长通常建议1米以内，超过1米建议加红驱或者做成AOC有源光缆。我做的是0.5米样板，双端都加了连接器和开关，插损还好。如果做到1.5米，HBR3下眼图明显闭合，测出来的BER会到1e-9以下不合格。

所以如果你要做成品，我的建议是小于0.8米用无源方案，0.8到2米之间加Redriver芯片做信号整形，再往上就得认真考虑光模块了。但加Redriver也会带来双向切换的麻烦，因为Redriver本身是单向的，两边要各放一颗，而且每颗Redriver的配置寄存器和自适应均衡参数不同，调试成本翻倍。

5. 实测试录：手机、笔记本、便携屏的兼容性数据

5.1 测试环境与设备清单

板子回来之后，我搭了一套测试环境，尽量覆盖常见场景：

• 手机A：支持DP Alt Mode的安卓旗舰，USB 3.1 Gen2，DP1.4输出；
• 手机B：不带独立DP输出功能的普通安卓机，用于验证兼容性差时会怎样；
• 笔记本：全功能Type-C口，支持DP Alt Mode，雷电4兼容；
• 便携显示器A：Type-C全功能口，支持DP输入和反向充电；
• 便携显示器B：只支持DP输入的扩展坞方案（Type-C口实际是DP转接芯片）；
• 直连DP显示器：通过DP母座转接板验证。

测试时每个组合都跑了两次，正面插一次、反面插一次，记录是否出画、分辨率协商结果、有没有闪屏。

5.2 测试结果一：哪些组合一次通过

第一轮测试结果比我预想的要好。手机A连便携显示器A，正反插都直接出画，协商到4K@60Hz，HBR2速率，10bit色深，非常稳定。笔记本连便携显示器B也正常，5760x2160带鱼屏分辨率，120Hz刷新率也能跑，说明HBR3+DSC的链路通过了。

手机A反插连笔记本的时候出了一个有趣的状况：两边都支持DRP，结果手机和笔记本在PD协商阶段互相拉扯，最后手机成功当上source，笔记本切成了sink，画面正常投到笔记本屏幕上。这说明线缆的双向能力没问题，最终方向由两端设备自己的策略决定。

不过我发现一个规律：凡是连接后“第一个检测到对方CC状态”的一端，更容易在DRP竞争里获胜。这个细节对用户体验影响很大，所以我在MCU固件里加了一个可配置的优先级：如果把A端标记为“默认source优先”，那么在两个DRP设备互连时，A端会主动把自己配置为Try.SRC，B端为Try.SNK。实测这样能让方向判断更可预期。

5.3 测试结果二：低配设备和方向适配的坑

手机B这类不带DP输出的设备连进来时，线缆确实检测到了sink/source状态，但进入DP Alt Mode时两端设备都表示不支持，最后线缆保持在IDLE，只通了USB 2.0数据。这个结果正常，说明线缆没做“欺骗性”的协议转换，只是在物理层透明转发。如果想强行让不支持DP输出的手机也出画面，那得在方案里加一颗DP转MIPI或者USB转DP的协议芯片，这就完全是另一条技术路线了，不在本文范围内。

便携显示器B的Type-C口其实是个DP转接芯片方案，内部把Type-C上游信号转成eDP，设计上有一个特性：必须先收到HPD事件才启动转换。我一开始用无源直连线A主控的HPD居然没有正确传过去，导致屏幕一直黑。后来检查发现，问题出在HPD事件是通过AUX通道传的，而我的SBU极性开关在方向切换完成前有一个几百微秒的空窗期，正好把HPD的脉冲丢了。

解决方法是把SBU极性开关的切换时机从“方向状态稳定后”提前到“DP Alt Mode协商前”，即在PD层检测到Enter Mode请求时，就先根据当时的CC极性把SBU通路稳定下来，再进行后续的DPCD访问。折腾了半天，其实核心就是一句话：时序很重要，HPD丢一个边沿就可能让整个链路训练失败。

5.4 功耗与发热实测

双向线缆本身是无源的（除了控制芯片），功耗很低。我用电流表测了一下，不带负载时MCU+PD控制器+E-Marker总耗电不到0.3W，发热微乎其微。但注意差分开关芯片在8.1Gbps下工作时会有一定功耗，大概几十毫瓦，不需要额外散热。

真正发热大户是供电链路。便携显示器通过VBUS取电时电流到3A，如果VBUS线径不够细，压降大了发热明显。我做0.5米线时用了22AWG的VBUS线，实测20V/3A下压降只有0.1V左右，没问题。如果你做1米以上，建议VBUS至少20AWG，GND同样规格。

5.5 方向切换的稳定性观察

我做了20次连续插拔测试，模拟日常使用。正面插、反面插、A端接source、B端接source，各种排列组合轮着来。结果是18次稳定出画，2次出现协商失败。失败的2次都发生在“上一个方向还没完全断开，就立刻插入新设备”的紧接插拔场景。

原因倒不难理解：前一个连接的PD状态机还没完全回到IDLE，新的CC电平变化被当成毛刺过滤掉了。我在MCU里加了“上电强制复位线缆状态”的逻辑，并且把两端PD控制器的软复位时序错开，第二次测试就100%通过了。这里建议所有做类似方案的人，一定要在固件里留一个“强制复位”接口，方便现场调试。

6. 常见问题与排查技巧实录

6.1 最常见问题：插上去完全没反应

现象：两个设备都支持DP Alt Mode，但插上线之后没有任何画面，连“发现外部显示器”的提示都没有。

排查步骤，我按从简到繁列个顺序：

1. 先确认线缆是不是24P全功能线，很多标称“全功能”的线其实只有USB 2.0+充电；
2. 用万用表量两端的CC引脚，确认PD协商有没有跑起来，正常工作时CC线上有周期性BMC脉冲；
3. 看两端设备日志里有没有Enter Mode请求，如果没有，多半是CC电平不对或者E-Marker没识别；
4. 检查E-Marker是否焊接正确，SOP′通信是否正常，可以通过PD控制器的调试串口打印出来；
5. 如果以上都正常，用示波器看链路训练时AUX上的响应，正常情况下source会先发Setup，随后sink返回链路能力。

这张表基本能覆盖八成“完全没反应”的故障。

6.2 画面有显示但闪烁、花屏

这是第二个高发问题。能出画面说明DP链路基本通了，闪烁和花屏通常是指向物理层劣化或链路训练不稳定。

我碰到过一个典型情况：手机连便携屏时偶尔闪一下，频率不高但很烦人。后来定位到是VBUS上的纹波叠到了DP信号上。原因是便携屏的电源模块吸收电流有周期性变化，而我的差分线铺层和VBUS太近了。解决办法是把DP差分对换到内层、在VBUS和GND之间多放了几颗MLCC去耦，纹波从80mV降到15mV后就不再闪了。

如果闪屏伴随分辨率下降，还要检查链路训练是否降级。用DPCD的Link Status寄存器可以看到实时的Lane count和速率。如果发现训练结果只有HBR2甚至HBR，而两端设备都支持HBR3，基本可以锁定是线缆/开关的插入损耗超标。

6.3 正反插有一面不出画

这个问题的指向非常明确：SBU极性切换或者差分信号极性切换有一边没有做对。因为Type-C的正反插，本质上是把整组信号引脚做了镜像翻转，如果你的开关只在其中一个方向上把SSTX连到SSRX，另一方向连错了，就会出现“正面能用、反面黑屏”。

排查方法是拿一根已经验证可用的普通全功能线对比测试。如果普通线正反都行，而你的板子只有一面行，那问题肯定在极性开关逻辑上。用MCU把当前检测到的插入方向打印出来，再手动强制另一方向看看有没有输出，很快就能定位。

6.4 两个DRP设备互连，方向随机

两个都支持DP输出的设备互连时，最终方向由PD协议里的Try.SRC/Try.SNK机制决定，这个过程对用户来说看起来就是“随机”的。你插上去，有可能手机投电脑，也有可能电脑投手机，取决于设备的默认策略。

如果你希望方向更可控，方案是在线缆里加一个物理拨动开关或者软件配置项，屏蔽掉一端的source能力。比如用户想强制“A端当source”，就把B端PD控制器配置成纯sink模式，这样B端永远不会主动发起Enter Mode。这个功能在商品化产品里很有实用价值。

6.5 几个被反复问到的问题速查

6.6 实战心得：做这类线缆最容易被忽视的四件事

第一，E-Marker的DDC/Version字段要认真配置。我买了一批发货默认TBT3模式的E-Marker，直接用在DP线缆里导致部分设备识别成雷电设备，行为异常。后来找到配置软件，改成“USB full-featured cable with DP alt mode support”才正常。

第二，CC电阻网络里的Rd值不是随便选的。Type-C规范里UFP的Rd是5.1kΩ，精度1%，如果你用了5%的电阻，某些严格设备可能判断不了你的Rp/Rd状态。

第三，不要为了省钱省掉ESD防护。Type-C接口热插拔频繁，容易积累静电，我在24P座子旁边加了一排低容值TVS管，虽然增加成本，但至少避免了返修一换一整片板的问题。

第四，线缆阻抗和插损测试不要省。身边没有昂贵网络分析仪的话，可以用时域反射仪（TDR）或者实测眼图的方案，哪怕只是拿示波器看眼图张开程度，也比裸奔强。我最后交样前借设备测了一版，发现有一对差分线阻抗只有95Ω左右，重新调整后才达到要求，这件事让我意识到“感觉差不多”在高速信号面前是靠不住的。

这套方案做完，我的最大感受是：Type-C转DP1.4双向互传，协议层其实没有想象中复杂，真正的复杂度全藏在连接器和模拟信号的细节里。CC怎么采样、SBU怎么换向、E-Marker怎么配、差分线怎么保护，每一步拿出来都是小问题，但串在一起，任何一环出错都会导致最终“不亮”。

如果你也是第一次做这种高速线缆方案，我的建议是先做一根无源的全功能C to C线跑通两端DP Alt Mode，再加方向检测和开关逻辑，一步步来会省掉很多排查烦恼。最后，焊接完记得先别急着灌胶封壳，用示波器把CC和AUX波形都验证一遍再封装，不然出了问题想测都测不到。