企业官网建设流程全解析

做电源的人大概都遇到过这样一幕：照着手册把一颗标称 20 A 的 DC-DC 外围抄完，负载从 2 A 跳到 12 A，输出电压直接掉下去七八十毫伏，还要来回荡上三四个周期才收回稳态。换另一颗外围几乎一样、只是控制方式不同的芯片，同样的负载阶跃只掉了三十几毫伏，一两个周期就回来了。差别很多时候不在电感、不在电容，而在控制环路是怎么决策的。这篇文章要讲清楚的 COT（Constant On-Time，恒定导通时间）控制，就是近几年在中低压大电流 POL 上被大量采用的一类方案。

先把范围说清楚。这是 DCDC 控制方式系列的第一篇，只讲 COT 的基本原理：它到底"恒定"了什么、环路里有什么、为什么响应快、纹波为什么是它的命门、开关频率为什么会飘、什么时候不该用它。适合两类人看：一类是刚接触开关电源、被"补偿网络"劝退过的；另一类是长期用电压模或者峰值电流模，瞬态指标一直卡在输出电容上、想换个思路的。系列后续会展开多相 COT 的均流、COT 在升压和双向变换器里的变形、以及具体芯片的调试实录。

1. COT 到底"恒定"了什么：先把这个名字里的坑填了

1.1 恒定的只有上管导通时间，关断时间是自由的

"COT"这三个字母里唯一确定的信息是：每一个开关周期里，上管（主开关）导通的时间是固定的，这个时间由芯片内部的定时器决定，常见在 100 ns 到 1 µs 之间，有的芯片可以外接电阻或者通过 RT 引脚设定。除此之外，什么都不固定。

具体说，上管导通 Ton 之后关断、下管（同步整流管）导通，然后进入"等待"。什么时候再开上管？等反馈电压掉到参考电压以下。所以关断时间 Toff 不是算出来的，是被输出电容上的电压"逼"出来的：负载重，输出掉得快，等待时间就短；负载轻，输出掉得慢，等待时间就长。开关频率因此是变量——这正是很多从 PWM 转过来的人第一个被绊倒的地方，他们会下意识地拿手册标的 500 kHz 去算电感纹波，结果不同输入电压下测出来的频率差了百分之三四十。

1.2 用"水龙头"理解 COT：它为什么不看占空比

我习惯用这样一个类比给人讲 COT：水位（输出电压）要保持在一个刻度上，你不是通过调节水龙头的开度（占空比）来维持，而是每次只把水龙头拧开固定的一段时间，然后关掉，盯着水位看；水位掉到线以下，就再拧开固定的一段时间。结果就是——

• 用水的人多（负载重），水位掉得快，单位时间里就要拧开更多次，也就是频率高；
• 用水的人少（负载轻），拧开的次数自然减少，频率低，甚至很久才开一次，这天然就进入了轻载降频的省电状态，不需要芯片再额外做 PFM/PWM 的模式切换。

传统固定频率 PWM 的逻辑是：先测误差、经误差放大器放大、再和三角波比较，算出这一周期应该开多久。COT 的逻辑完全不同——它不做"计算"，只做"判断"。判断的边界由比较器给出，所以它本质上是一类滞环控制（bang-bang 控制），有人也叫它纹波控制。这个"判断而非计算"的性质，是它所有优点和所有麻烦的源头。

2. 一个比较器撑起的控制环路：COT 内部到底有什么

2.1 从反馈分压到 one-shot：COT 的完整动作序列

把一颗典型 COT 降压芯片的内部结构摊开，主要就是这几样：反馈分压电阻、比较器（带一点迟滞）、导通定时器（one-shot）、上下管驱动、上管和下管、外部的电感和输出电容。有些型号会再加进输入电压前馈、谷值限流比较器、零电流检测、软启动电流源，但核心环路就是前面那五样。

一个完整周期的动作顺序是这样的：

1. 上管导通，SW 节点电压跳到 Vin，电感电流按 (Vin − Vout)/L 的斜率上升，输出电容充电，输出电压往上走；
2. Ton 计时结束（由内部电流源给电容充电到阈值，或者由振荡器分频得到），上管关断、下管导通，进入死区后的续流阶段；电感电流按 −Vout/L 的斜率下降；
3. 在等待阶段，比较器一直盯着 FB 引脚。FB 电压由输出经分压得到，同时还叠加了一部分人为注入的纹波；
4. 当 FB 掉到参考电压（实际是参考电压加上迟滞的负边）以下，比较器翻转，立刻触发一次 one-shot，回到第 1 步。

注意第 4 步里的用词——"立刻"。从 FB 跌破阈值到上管栅极拉高，中间只有比较器延迟加上驱动器的传播延迟，通常是几十纳秒量级。这个"不隔夜"的响应速度，就是 COT 在负载阶跃上表现突出的根本原因。

2.2 没有误差放大器，就没有补偿网络，也没有斜坡补偿

COT 环里找不到的东西，比找得到的东西更值得说。

没有误差放大器。因为不需要。误差放大器的作用是把缓慢的电压偏差积分起来、变成一个连续的占空比指令，它天生带宽有限，瞬态来了要"反应一会儿"。COT 干脆不要这个环节，让电压偏差直接去触发开关。

没有 Type-II / Type-III 补偿网络。设计工作的重心从"算零极点"变成了"算纹波"，这个后面第三章展开。

没有斜坡补偿。那是峰值电流模用来压制占空比大于 50% 时次谐波振荡的，COT 不吃这碗饭。

这些"没有"带来的直接好处是：外围电阻电容少一圈，调试周期短；坏处是你能调的旋钮变少了——环路带宽、相位裕度这些传统指标在 COT 里没有直接的对应物，稳定性被压缩成了"纹波幅值和相位"这一个问题。很多用惯了电流模的人第一次调 COT 会很不适应，因为它没法用环路分析仪扫波特图。

2.3 稳态频率公式的推导：fsw 为什么跟着 Vin 跑

我们把频率关系推一遍，这个式子后面会反复用到。稳态下电感电压在一个周期内的平均值为零，也就是伏秒平衡：

• 导通期间电感承受正向电压 (Vin − Vout)，持续 Ton；
• 关断期间电感承受反向电压 Vout，持续 Toff。

所以 (Vin − Vout) × Ton = Vout × Toff，整理得到：

Toff = Ton × (Vin − Vout) / Vout

一个完整周期 T = Ton + Toff = Ton × Vin / Vout，于是：

fsw = 1 / T = Vout / (Vin × Ton)

代入一组实际数字感受一下。Ton 固定 200 ns，Vin = 12 V，Vout = 1.2 V，则 fsw = 1.2 / (12 × 200 ns) =500 kHz。如果换成 19 V 的适配器输入，fsw = 1.2 / (19 × 200 ns) ≈316 kHz，掉了三成多。再看占空比：D = Vout / Vin = 10%，也就是说开关管每周期只开 200 ns，剩下 1.8 µs 都在等。

这张表解释了 COT 应用中的一大类诡异现象：同一块板子，实验室用稳压源 12 V 测出来 480 kHz、很干净，客户现场用 19 V 适配器测出来 320 kHz，还抱怨有噪声。频率不是芯片坏了，是公式决定的。

3. 纹波是 COT 的燃料：全陶瓷输出为什么会翻车

3.1 同相纹波与滞后纹波：比较器真正在意的东西

FB 引脚的电压并不是纯直流的，上面叠了两个来源的纹波，它们的相位完全不同，这是理解 COT 稳定性的关键。

来源一：输出电容 ESR 上的纹波。电阻是瞬时元件，电感纹波电流流过 ESR 立刻产生压降，所以这部分纹波与电感电流同相。电感电流上升时它跟着上升，是"实时"的。

来源二：输出电容容值上的纹波。电荷的积累与释放需要一个过程，这部分纹波是电感电流的积分，所以滞后 90 度。而且它的幅值随容值增大而减小。

比较器要能稳定地工作，需要看到的是一个与电感电流同相、幅值足够大的三角波——因为只有这样，FB 跌破阈值这个事件才唯一对应"电感电流已经下降到某个谷值"，环路的每一次触发才有确定的时间意义。如果 FB 上占主导的是滞后 90 度的容性纹波，比较器的触发点就被噪声和相位拖着走，会出现脉冲成组（pulse grouping）、频率忽高忽低，严重时直接是次谐波振荡。

现在算一笔账，看看全陶瓷输出为什么会出问题。取一组很典型的中压大电流参数：Vin = 12 V，Vout = 1.2 V，fsw ≈ 500 kHz，Ton = 200 ns，L = 1 µH，输出只用 47 µF 陶瓷电容。

• 电感纹波电流 ΔIL = (Vin − Vout) × Ton / L = 10.8 × 200 ns / 1 µH ≈2.2 A；
• 容性纹波 ΔVc ≈ ΔIL / (8 × fsw × C) = 2.2 / (8 × 500 k × 47 µF) ≈11.7 mV；
• ESR 纹波（MLCC 的 ESR 按 2 mΩ 估）ΔVesr ≈ 2.2 × 2 mΩ ≈4.4 mV。

结果是滞后 90 度的容性纹波是同相分量的两倍半还多。这也解释了为什么早年用钽电容、电解电容的板子反而"随便焊都能稳"——那会儿 ESR 动辄几十上百毫欧，同相纹波压倒性主导。陶瓷电容把 ESR 打到毫欧级，稳定性就被推到了悬崖边。所以 COT 芯片边上的纹波注入电路不是可选项，是必需品。

3.2 纹波注入的两条路线与选型逻辑

工程上补纹波有两条主流路线，选哪条看你要不要顺带做别的功能。

路线一：从 SW 节点直接注入到 FB。一个电阻 Rr 串一个隔直电容 Cr，从 SW 接到 FB。SW 节点的方波经这个 RC 网络被"斜变"成一个三角波，叠加在 FB 的直流分量上。它的相位与 SW 同相，也就与电感电流同相，正好补上了缺的那一块。注意必须串隔直电容，不串的话 SW 的直流分量会直接把 FB 的直流工作点拉偏，输出精度就没了。

路线二：跨接在电感两端的 Rf-Cf 网络。电阻 Rf 和电容 Cf 串起来并在电感两端，中点经一个隔离电阻接到 FB。这个网络同时感知了电感的 DCR 和纹波电流，得到的信息更接近真实的电感电流，可以顺带实现限流和 AVP（自适应电压定位）。代价是 DCR 随温度变化（铜的温漂大约每摄氏度 0.4%，125 ℃ 时可以差出 25% 到 35%），所以电流信息的精度不如专用检流电阻。

3.3 注入量给多给少的两种翻车方式

注入不够的症状很好认：空载或轻载时用示波器看 SW 波形，会发现开关脉冲时密时疏、几个脉冲挤在一起然后停一段；或者频率随机跳动，耳朵能听到"沙沙"声。这时候加大注入量，波形立刻就干净了。

注入过量就隐蔽得多，也更容易被误判成"布局问题"。因为它把人为的三角波抬到了 FB 上，而这个纹波会通过环路反映到输出上：轻载（也就是低频）时输出纹波明显变大，AVP 的下垂曲线被破坏，负载阶跃时因为比较器阈值被纹波推着动，过冲反而变差。更讨厌的是，注入网络的电阻一般是几十千欧的高阻节点，很容易把 SW 的高 dv/dt 噪声通过 Cr 耦合进来，形成误触发，表现为频率突然跳一下。

我自己的起步参数是这样定的：Rr 从 10 kΩ 到 100 kΩ 之间取，Cr 从 100 pF 到 2.2 nF 之间取，先让 Rr × Cr 落在开关周期的 1 到 3 倍这个量级——太小了 RC 直接把 SW 的边沿当尖峰传过来，太大了斜率平坦、幅值不够。目标是在 FB 引脚上量到峰峰值 20 mV 到 30 mV 的干净三角波。具体怎么调？用示波器 AC 耦合、20 MHz 带宽限制，把探头挂到 FB 和分压中点之间（或者直接用芯片的 FB 引脚），Cr 从 470 pF 起步往上加，一边加一边看：三角波斜率干净、幅值达标就停手，出现尖刺毛刺就往回退。

注意：FB 是典型的高阻节点，10× 无源探头大约有 10 MΩ 并联 10 pF 的负载，挂上去本身就会改变纹波幅值。调注入参数时建议用低电容探头，或者至少记住"探针挂上和不挂上读数不一样"这件事，别为了凑够 20 mV 一路加电容加到过量。

4. 自适应导通时间与频率那点事

4.1 ACOT 是怎么把 fsw 拉回来的

第 2.3 节的公式摆在那里，固定 Ton 的 COT 在宽输入范围下频率会大幅漂移，这在实际项目里很难接受——你按 12 V 选的电感，到 19 V 时纹波电流变小、频率也变了，EMI 滤波器的截止频率也会跟着失配。

解决办法是让 Ton 不再固定，而是跟着工作条件走。推导很简单，把目标定成 fsw 恒定：

由 fsw = Vout / (Vin × Ton) 可知，只要令 Ton ∝ Vout / Vin，fsw 就等于一个常数。

实现方式是把输入电压和输出电压都引到定时器的充电电流上。最基础的一档只引 Vin：Vin 越高，给定时电容充电的电流越大，Ton 越短。这样 fsw = Vout / K，仍然随 Vout 变化，但至少在输入侧稳住了。再进一步，把 Vout 也引进来做第二级前馈，fsw 就基本钉死在一个设定值上。各家厂商对这类方案的叫法五花八门，与其记名字，不如直接去手册里找"Ton 是怎么生成的"这一段，看清楚它前馈了几个量。

前馈还有个附带好处容易被忽略：线性瞬态响应。输入电压突然跳一下，Ton 立刻就变，占空比不需要等反馈环路反应过来就已经调整好了。这是反馈型控制做不到的。

4.2 频率抖动、展频与同步：好处和代价

即使做了自适应，COT 的频率也不会像固定频率 PWM 那样干净。原因是每一次关断的结束时刻，都是由"纹波 + 噪声"共同触发的，本质上带有随机性。有人把这种天然抖动当"免费展频"用，用来压低 EMI 的窄带峰值。这话对一半。

好处是 EMI 接收机的准峰值读数确实会好看一些，因为没有一条持续钉在某个频点上的强线。

代价有三个：一是频谱被"涂开"了，如果系统里恰好有音频采样、ADC 采样或者窄带接收电路，反而更容易被扫到；二是多路电源放在同一块板上（比如一个 SoC 的五路供电）时，各自频率都在漂，很容易互相拍频，落在音频段就是"吱吱"声；三是没法用外部时钟去同步，除非芯片专门带 SYNC 或者 PLL 引脚，而一旦启用强制同步，一部分瞬态优势就交回去了——因为同步意味着频率被人为钉住，关断时间不再自由。

这里有一条我踩过坑的经验：数据手册标的开关频率永远是"某一个特定工况下"的标称值。测试报告里如果不写 Vin、Vout、负载电流和温度，两个人测出来的数就对不上，会白白扯皮半天。我现在的习惯是在测试记录表里固定三组工况（最低输入满载、标称输入半载、最高输入轻载），每组都记 fsw、输出纹波、效率，这样频率漂移是设计特性还是异常一眼可辨。

5. 拿 COT 做设计：选型、电感、电容与 Boot 电阻

5.1 最小导通时间决定你能降多少压

COT 芯片选型第一个要卡死的参数不是电流，是最小导通时间 Tmin。因为 Ton 是固定的（或按前馈设定），降压比越大，Ton 越短：Ton = Vout / (Vin × fsw)。12 V 降到 0.9 V、fsw 500 kHz 时，Ton = 0.9 / (12 × 500 k) =150 ns。

150 ns 听起来还有余量，但要注意这段时间里要装下比较器延迟、驱动器传播延迟、上管栅极的上升时间。上管从关断到完全开通往往要吃掉二三十纳秒，如果 Ton 只有 100 ns，实际的有效导通时间就被压缩得很厉害，结果是占空比失控、输出掉压、或者上管在没完全开通的状态下就被关掉，开关损耗急剧上升、发热。所以选型时留出的余量应该是"Tmin 至少比计算需求小一半以上"，而不是刚好够。

两头都有边界：占空比很低时受 Tmin 限制，占空比很高（Vin 接近 Vout）时受最小关断时间限制。后者在高占空比应用里会表现为频率突然往下掉、甚至出现丢周期，因为下管还没导通够就必须再开上管了。

5.2 电感纹波、输出电容与 AVP 的连带关系

电感的选法和电流模差不多，纹波电流 ΔIL 一般取输出电流的 20% 到 40%，在 COT 里我倾向取偏大一点（30% 到 40%），因为响应快、不怕，而且大纹波电流能提供更大的同相纹波，对稳定性有利。但要注意，电感一旦放大，ΔIL 变小，FB 上的纹波也跟着变小，反而可能需要补更多注入——这两个参数是耦合的，不能独立调。

回到前面那组参数：Vin = 12 V，Vout = 1.2 V，Ton = 200 ns，L = 1 µH，ΔIL ≈ 2.2 A，如果输出电流是 10 A，纹波率就是 22%，属于舒服的区间；如果电感换成 2.2 µH，ΔIL 降到 1 A，纹波率 10%，看起来"更干净"，但 FB 上的同相纹波也砍掉一半，注入网络就得重新算。

输出电容：COT 的最大卖点就是瞬态响应快，这直接换算成电容用量——同规格下，COT 方案需要的输出电容量通常比传统电流模少三到五成，因为负载一跳，比较器在一个周期内就动作了，不需要等环路带宽把误差攒起来。但反过来说，COT 对电容的类型很挑：必须是超低 ESR 的陶瓷，并且一定要配注入网络。这个组合的隐含约束是，你不能靠"多堆电解电容"来解决问题，那只会让 ESR 主导纹波、把稳定性问题掩盖成更复杂的问题。

**AVP（自适应电压定位）**值得单独提一句，它是 COT 方案里少见的"多用一点设计换省一大笔电容"的手段：让输出电压在满载时略低、空载时略高，把负载阶跃的能量摊到整个允许的电压窗口里，瞬态峰值自然就压下来了。实现方式通常是让反馈网络"看到"电感 DCR 上的压降（这也是为什么很多 COT 控制器偏爱跨电感的 Rf-Cf 网络）。用之前要先确认系统能不能接受直流精度变差——CPU、FPGA 的核心供电一般没问题，因为它们的负载线本来就是这么规定的；但如果你后面挂的是精密模拟负载，那就不合适。

5.3 Boot 引脚串电阻：为什么没有精确公式

自举（BST/Boot）电阻是 COT 电路里最容易被随手乱填的一个元件，也是我见过最多"抄别人的值"的地方。它的位置在上管的驱动自举回路上，串联在自举二极管或者自举电容的充电路径里，作用是限制自举电容的充电峰值电流、减慢上管的开通速度、压住 SW 节点的振铃和 EMI。

取值区间通常在 1 Ω 到 10 Ω。为什么说"没有精确公式"？因为它本质上是在两个相互矛盾的指标之间做折中：

• 阻值取大：上管开通变慢，SW 振铃和 EMI 明显改善，但开关损耗上升、Ton 的前沿变得模糊。在低占空比（Ton 只有一百多纳秒）的应用里，驱动变慢会直接吃掉有效导通时间，严重时上管还没完全开通就被关断了，发热异常；
• 阻值取小：开关速度快、效率高，但 SW 节点在死区结束后的振铃幅度上去了，辐射和传导骚扰都变差。

能算出来的只有量级：自举电容两端差压按 5 V 估、电阻取 4.7 Ω，充电峰值电流大约 1 A，先确认这个电流在驱动器能力范围内；剩下的就得靠实测。我的做法是固定测两个波形——SW 节点在死区后的振铃峰峰值，以及上管 Vgs 的上升时间——从 2.2 Ω 起往上加，直到振铃被压到可接受、同时 Vgs 上升时间还没超过 Ton 的十分之一。这个"十分之一"是我给自己定的安全线，不是标准，但它帮我避免了好几次低占空比下的驱动不足事故。

布局上的几条硬规矩，COT 比电流模更敏感，因为它没有误差放大器来稀释噪声：

• FB 分压电阻、注入网络（Rr/Cr 或 Rf/Cf）必须紧贴芯片引脚，走线越短越好；
• FB 走线要远离 SW 节点、电感和自举电容，优先走内层，两侧用地平面夹住；
• 采样点从输出电容两端取，不要从负载端"遥测"，否则会把走线电感引入的尖峰带进反馈；
• 输入陶瓷电容紧贴芯片的 PVIN 和 PGND，把输入回路面积压到最小；
• SW 铜皮面积适中——大了散热好但辐射大，小了 EMI 好但管子热；
• 电感的投影区域下面绝对不要走 FB 或者分压电阻，这是最典型的误触发来源。

6. 实测与排错：示波器上先看哪个波形

6.1 四个必测波形的正确测法

调 COT 电路，我会按固定顺序看四个波形，顺序不能乱。

第一个是 SW 节点。用短地线弹簧环，直接量芯片引脚处的方波。看三件事：频率、死区是否正常、振铃幅度。频率要结合第 2.3 节的公式核对，别忘了记录工况。

第二个是 FB 引脚。这一个是很多人的盲区，但它是判断 COT 稳不稳最直接的证据。AC 耦合、20 MHz 带宽限制，看三件事：斜率是否与 SW 同相（不是滞后就是对的）、峰峰值有没有到 20 mV 以上、上面有没有尖刺毛刺。三个里任何一个不满足，先别去动电感电容，回去调注入网络。

第三个是输出纹波。同样用弹簧地环，量输出电容两端，AC 耦合加 20 MHz 带宽限制。重点提醒：长地线会形成一个大环路天线，你量的其实是 SW 节点耦合过来的中场，不是输出纹波。很多人报告"输出纹波 80 mV"，换掉探头地线之后变成 8 mV，差别全在测法上。

第四个是负载瞬态。电子负载的电流摆率要设到接近实际负载的水平（CPU 这类负载动辄 1 A/µs 甚至更高），摆率设低了测出来的过冲会明显偏小，自欺欺人。波形上要分清两段：跌落深度（由输出电容和响应延迟决定）和恢复过程（由环路是否稳定决定）。如果恢复段有周期性振荡，通常是注入过量或者布局耦合，回去看第二个波形。

6.2 常见异常波形对照表

7. COT 的适用边界与它和 LDO 的分工

7.1 该选 COT 的场合与不该选 COT 的场合

该选 COT 的典型场景：负载阶跃又快又大（CPU、FPGA、DDR、SerDes 这类数字核供电）；降压比大、输入范围宽；希望外围极简、不想做补偿设计；以及大电流多相并联——多相 COT 在实践中非常常见，因为每相自带比较器和定时器，天然容易扩展，不需要在相间做复杂的补偿分配。

不该选 COT 的场合，我总结成五条：

1. 对频率和 EMI 有严格要求、且不允许抖动的。比如要通过特别严苛的认证、或者系统里窄带接收电路就在附近，COT 的天然抖动是减分项。
2. 极低噪声的模拟供电。COT 的输出纹波比同规格电流模大，而且纹波幅值随负载变化，不适合直接给高精度 ADC、PLL 供电。
3. 需要精确限流或者恒流输出。谷值限流的精度受 Rds(on) 温漂和比较器延迟影响，做充电器、LED 驱动这类恒流应用会很吃力。
4. 占空比极端的情况。低压差（Vin 接近 Vout）受最小关断时间限制，超大降压比受最小导通时间限制，两头都不舒服。
5. 需要灵活定制环路带宽的场景。COT 没有补偿网络，你能调的只有注入和输出电容，遇到特殊需求时能动的旋钮太少。

7.2 与 LDO、升压及双向变换器的配合思路

DCDC 和 LDO 不是二选一，而是经常串联使用。开关电源效率高（理想情况下效率约等于 Vout/Vin 的主项损耗之外，实际还有开关损耗和驱动损耗），但输出有开关纹波；LDO 纹波几乎为零、PSRR 好，但效率就是 Vout/Vin 这个简单的线性关系，压差大时全变成热。所以常见的组合是：前面用 COT 降压把 12 V 打到 1.5 V 左右，后面跟一颗 LDO 再到 1.2 V，把纹波和开关噪声滤掉。这里有个容易被忽略的前提——LDO 的 PSRR 是随频率下降的，在开关频率处往往已经掉了几十 dB。如果你前面的 COT 输出纹波太大，LDO 在后级根本压不住。所以做这个组合的时候，前面那颗 COT 的纹波指标要卡得比平时更紧。

升压和双向变换器里也有 COT 的变形。COT 升压的控制思路一致，但纹波注入的取样点和相位关系要重新处理，不能照抄降压的电路，这个系列后面会单独开一篇讲。至于双向 DC-DC，在储能和电池到母线这类结构里，COT 一般用在一侧的功率通道上——比如放电的降压方向，利用它的瞬态优势去扛母线上的负载跳变；反方向的充电通道用另一套控制，两套逻辑的切换点和缓启动要单独设计，否则切换瞬间会看到明显的电压台阶。

最后说一点我自己的体会。刚开始接触 COT 的时候，我总想着"找一个公式把环路算明白"，试了很多次才发现这条路走不通——COT 的设计闭环其实是"用示波器看 FB 波形去调注入"，公式只负责给你一个不错的起点。所以每次新板子回来，我第一件事不是上电测效率，而是把探头挂到 FB 上看那个三角波长得正不正。这个波形对了，后面的事情基本都顺；这个波形不对，再贵的电感和电容也救不回来。