企业官网建设流程全解析

前阵子帮朋友排查一块USB转接板的信号问题，板子功能“看起来正常”，但线缆一旦超过一米，枚举就时好时坏。我拿到PCB文件后在PADS Layout里做的第一件事，就是把USB差分对高亮显示出来。结果一眼就找到病根：差分对在靠近连接器那一段，为了绕开两个定位孔，P和N两线间距被拉到了普通信号线的程度，差分阻抗在那一小段直接跳变，反射噪声正好落在USB高速信号的频段上。

这种问题在PCB设计里太典型了——不是芯片方案不行，而是布线阶段没把差分对当成“一对”来对待。PADS Layout里的差分对功能其实很成熟，从定义网对、设置物理规则，到交互布线、等长调优、规则验证，整套链路都有对应工具。这篇文章就围绕这条链路展开，把差分对从基础概念到高级布线技巧完整过一遍。不管你是刚接触差分布线的新手，还是想系统梳理PADS差分对工具链的老手，这篇都能给你一些可落地的参考。

1. 差分对到底在解决什么问题：先读懂信号需求再动手

1.1 差分信号和单端信号的本质区别

单端信号是“对地”的电压摆幅，接收端以地平面为参考来判断高低电平。一旦地平面有噪声、板上其他信号串扰进来，接收端看到的就是被污染的波形。差分信号则完全不同，它靠两根线之间的电压差来传递信息：一根走正向，一根走反向，接收端只关心两者的差值。

这个机制带来三个直接好处。第一是抗共模干扰，外部噪声大概率等量耦合到两根线上，作差之后噪声被抵消；第二是电磁辐射小，两线的电流方向相反，磁场互相抵消，对外EMI明显低于同等摆幅的单端信号；第三是参考回路要求低，差分接收端对地平面依赖性弱，即便地平面不那么完整，信号质量下降程度也比单端好得多。

1.2 哪些接口和场景必须使用差分对

实际项目里遇到差分对的场景非常多。USB的D+/D-以及USB 3.x的SuperSpeed收发对、HDMI的TMDS通道、LVDS屏接口、以太网的TX/RX线对、PCIe链路、MIPI摄像头和显示接口、DDR的差分时钟和DQS差分对，这些都是明确的差分信号。还有一个容易被忽略的点：一些ADC的采样时钟输入、FPGA的高速串行收发通道，手册里也会明确要求按差分走线处理。

1.3 差分对是“逻辑成对”和“物理成对”的双重约束

这里要特别强调一个观点：差分对不仅是原理图上的逻辑关系，更关键的在于PCB上的物理配对。如果两个网络虽然逻辑上是差分对，但在布局布线时一个走顶层、一个走底层，或者中间隔着好几根普通信号线，那信号完整性就无从谈起。PADS Layout里定义差分对，本质上就是把这个“成对”约束显式化——告诉EDA工具这两个网络要一起走、保持间距、保持对称，工具才能替你守住这条物理底线。

2. PADS Layout里定义差分对的完整链路：从网对到物理规则

2.1 在Project Explorer里快速创建网对

PADS Layout（以及集成在其中的PADS Router）创建差分对有两条常用路径。我习惯先打开左侧的Project Explorer面板，切到Nets标签页，在网络列表里按住Ctrl选中需要配对的两根网络，然后右键，在菜单里找到创建差分对的选项，工具会弹出对话框让你给这对差分线命名，确认后这两根网络就被绑定成了一个Pair。

这里有个细节：选网络的时候要看清楚是哪两个网络，别把同名但不同网络名的复制品搞混。比如USB_DP和USB_DM，名字相近，高亮看一下连接关系再确认，免得配对错误导致后面布线全部乱套。

2.2 另一种方式：Design Rules下的批量管理

如果你要管理的差分对很多，或者需要在规则层面批量调整参数，我推荐走Setup > Design Rules > Differential Pairs这条路。这个对话框会把板上所有差分对集中列出来，左侧是Pair列表，右侧是参数区。你可以在这里新建Pair、删除Pair，也可以选中某个Pair直接编辑规则。对于一块有十几对差分线的高速板，用这个集中管理界面比在Project Explorer里一个个点要高效得多。

2.3 网对与管脚对的适用边界

PADS里还有个概念叫Pin Pair，和Net Pair不一样。Net Pair是把整条网络从头到尾绑定成差分对，适用于大多数常规差分线；Pin Pair则是指定某一个从管脚到另一个管脚的区间，通常用于精确控制某一段的长度和延迟，比如DDR的地址线和数据线的源同步匹配。对普通差分接口来说，定义Net Pair就足够了；如果芯片手册要求严格匹配某个管脚区间的延迟，那你才需要用到Pin Pair这套更细的规则。

2.4 规则优先级的理解

PADS的规则体系是按优先级排列的：Default规则最底层，往上依次是Class规则、Net规则、Pair规则，越具体优先级越高。差分对规则属于Pair这一级，会比Net和Class更精确地作用于这两个网络。这也是为什么你设置了整板的Clearance规则，但差分对内部间距和普通网络间距可以互不干扰——差分对规则优先生效。

我见过不少新手在这里栽跟头：在Class里把间距设成5mil，差分对规则里也设了6mil间距，结果板子跑出来有的地方是5mil有的是6mil，以为是软件Bug，其实就是没理解规则优先级和规则对象边界。所有规则都生效，但高优先级的把低优先级的覆盖了。

3. 线宽、间距、容差怎么给：从阻抗计算到规则落地

3.1 差分阻抗的影响因素和计算逻辑

很多教程直接给出“100Ω差分对用5/8mil”这种结论，但这是有前提的，前提就是具体的叠层结构。差分阻抗Zdiff主要受线宽W、线间距S、介质厚度H和介电常数Er四个参数影响。简单记忆：

• 线宽W增加，单端阻抗下降，差分阻抗也下降。
• 间距S增加，两根线耦合减弱，差分阻抗升高。
• 介质厚度H增加，阻抗升高。
• 介电常数Er增加，阻抗下降。

所以不同叠层下，同样的100Ω目标，线宽线距组合完全不同。外层走微带走线，内层走带状线，同样的目标阻抗对应的W/S组合也有差异。真正靠谱的做法是找板厂要叠层阻抗表，或者用Polar Si8000这类阻抗计算工具先算一轮，再结合工艺能力定最终值。

3.2 常见接口的差分阻抗目标

这个表只是起点。实际项目里一定要打开对应芯片的硬件设计指南和接口规范确认，不同代际的协议阻抗目标会有差异，比如USB 2.0和USB 3.0就不同，不能拿一个“100Ω”走天下。

3.3 用一块常规4层板举例算一组可落地的参数

以一块常见的4层1.6mm板子为例，叠层大致是：顶层信号、GND内层、电源内层、底层信号，层间介质厚度约0.2mm左右。用阻抗工具算下来，外层100Ω差分对的大致组合是线宽5mil、间距8mil；内层同样的100Ω目标，由于上下参考平面距离不同，往往需要把线宽收到4mil、间距保持8mil左右。这只是量级参考，每个板厂的叠层和介质参数都不同，最终必须对照板厂的阻抗控制表。

这里有个实操建议：在设计规则里给差分对设置参数时，把线宽和间距的上下限也一并确认。比如允许的线宽范围4mil到5mil，间距范围6mil到10mil，这样PADS Router布线时有一定的调整空间，不至于因为一小段扇出空间不够就频繁报错。

3.4 Tolerance和Neck值的设置逻辑

差分对规则里的Tolerance字段，表示P和N两根线之间的长度差上限，单位通常是mil。这个值直接决定对内相位偏差。一般设计中取5mil是比较稳妥的起点，换算成时间大概是不到1ps的偏差，对绝大多数百兆、千兆级接口都足够。如果接口速率很高，比如10G级别，就需要看协议里的skew规范，有时候要收紧到2到3mil。

Neck值则用于扇出和引脚出线区域。IC引脚密集，标准线宽间距出不来，这时规则允许在Neck模式下自动收窄。比如标准5/8mil，Neck可以设成4/6mil甚至更小，让差分对引脚处能走出来，离开引脚后再变回标准宽度。如果不在规则里设置Neck，布线器在扇出时会直接报错或强行用普通单线方式绕开，那样就破坏了对内耦合。

4. 实战走线：在PADS Router里把差分对跑起来

4.1 布线前需要确认的三件事

动手布线之前的准备比布线本身还重要。第一，确认差分对规则已经正确挂到对应的Pair上，并且优先级别无误；第二，确认层设置和过孔设置都可用，特别是内层走线时参考平面是否完整，GND内层是否被大面积挖空；第三，建议先布关键差分对，再布普通信号线。

为什么先布差分对？因为差分对需要相对整齐的布线通道，如果通道先被普通信号占满，后面要么绕远路，要么被迫打过孔换层，都会伤害信号质量。高速板设计的通用原则就是把最挑剔的信号先安排妥当，这跟PADS Router里的布线顺序设置是呼应的。

4.2 交互式差分布线的核心操作

在PADS Router里，差分对布线操作并不复杂。先在Nets面板里选中这对网络，然后点击工具栏里的差分对布线按钮，鼠标就会进入差分走线模式。这时你移动鼠标，P和N两根线会同步走线，间距自动保持规则里的Gap值，线宽自动套用Pair Width。逐段拉线、转弯、换层，操作上跟走普通单线区别不大，区别在于工具自动维护了两根线的耦合关系。

换层是个关键操作。差分对换层时，PADS Router默认会在两根线上同时加过孔。理想情况是两根线的过孔尽量对称、紧挨着放置，让换层点两侧的传输线延续性保持一致。我建议用快捷键给一对线同时加过孔，而不是先走一根再加另一根，后者容易导致换层位置错开，产生不必要的相位差。

4.3 走线过程中的Shove与Gloss

PADS Router的推挤（Shove）功能在差分布线时很好用。走线时按一下快捷键开启推挤模式，遇到挡路的普通走线，工具会自动把障碍物推开，为差分对腾出连续通道。Gloss功能则用来优化已布好的走线，比如消除多余过孔、拉直冗余拐弯、缩短总长度。对差分对来说，Gloss要在保证间距和宽度的前提下使用，别让它把原本对称的线形搞歪了。

4.4 自动布线的取舍

PADS Router支持用自动布线器布差分对，设置好规则后，Auto Route可以同时处理多个差分对。实际用下来，自动布线对相对简单规则的板子效果可以接受，但对高速板来说不够靠谱——它对参考平面完整性、过孔位置、换层策略这些高级约束的理解有限，跑完还是要人工检查甚至手工重布。我的习惯是：关键高速差分对全部手工交互布线，只有次要的、低速的差分线才考虑自动布线。

5. 长度匹配与相位调优：把等长误差控制在mil级

5.1 为什么差分对内长度匹配如此关键

差分接收端依赖P和N的压差判断信号，如果两根线长度不一致，同一时刻到达接收端的波形就存在时间差，也就是skew。skew会在差分转单端时产生共模分量，共模分量不仅降低接收端余量，还会转化成EMI辐射。所以差分对内匹配和差分对之间等长，是高速布线绕不开的两个任务。

对内匹配管的是相位差，对间等长管的是整个链路延迟一致，比如DDR总线里所有数据线要和DQS对齐。PADS Router里这两个任务都有对应工具。

5.2 Tune工具和三种补偿形态

PADS Router的调长工具在工具栏上很显眼，选中一段已经走好的差分线，点击Tune按钮，然后在参数面板里选择补偿形态。常用的三种：Accordion（手风琴形）、Trombone（伸缩管形）、Sawtooth（锯齿形）。手风琴形最常用，占用空间小，能连续多次折叠；伸缩管形适合空间充足、需要较大补偿量的场合；锯齿形密度高但对间距余量要求高。

参数设置里几个关键值：振幅（Amplitude）决定折弯的高度，间距（Pitch）决定折弯之间的距离，最小间距决定折弯与附近线条的安全距离。振幅不能太大，否则折弯区域的回流路径和线间耦合都变得不理想；间距太小又无法制造足够的长度补偿。一般振幅取线间距的3到6倍比较常见，具体以板面空间和阻抗规则为准。

5.3 先走完整再调等长的顺序

我的实践经验是：先把差分对完整地从发送端走到接收端，中途不要停下来调长度。原因很简单，调长是在不改变走线拓扑的前提下增加蛇形补偿，如果拓扑还没定，提前调出来的蛇形段很容易变成废笔。等整对线走完，再用Tune工具在预留的宽松区域加补偿。

此时再看规则里的Tolerance值，PADS Router会实时显示当前P和N的长度差，调到你设置的容差范围内就停手。调的时候尽量把蛇形段放在走线中间位置，不要贴着器件引脚或过孔，避免引脚区的阻抗不连续和蛇形段叠加。

5.4 Pin delay补偿概念

芯片内部封装引脚的延迟和PCB上的走线长度一样，会影响实际到达时间。正规的高速设计会把芯片手册里的Pin Delay信息录入规则，PADS也支持在Pin Pair规则里体现这些约束。对大多数普通工程师来说，接触到的接口未必需要做这么细的补偿，但如果做DDR或者高速SerDes，忽略Pin Delay可能会让你怎么调都调不齐长度。

6. 高速差分对的高级细节：过孔、耦合电容与参考平面的坑

6.1 过孔对称性和Stub效应

差分对换层时，最理想的状态是两个过孔紧挨着、对称放置。过孔本身是一个阻抗不连续点，两根线的过孔不对称会加剧模式转换。很多新手在这里不重视，觉得“反正打两个过孔就行”，结果高速实测时发现共模噪声明显偏大，回头去看才意识到过孔位置错开了几十mil。

过孔还有一个坑是Stub。如果差分对从顶层换到内层，过孔从内层到底层那段多余的铜柱就成了Stub，它会在高频段形成谐振，影响信号质量。对于10G以上的信号，这已经不能忽略，要么换层时尽量不穿透到更下层，要么使用背钻工艺把多余的过孔铜柱钻掉，要么把换层位置放在过孔正下方的参考平面完整区域。

6.2 AC耦合电容的放置与等长处理

很多高速串行接口要求串接AC耦合电容，比如PCIe和部分SerDes链路。这颗电容怎么放，直接影响差分阻抗连续性。首先原则是P和N的电容必须对称放置，两颗电容的封装、朝向、位置都要尽可能一致。其次，电容焊盘区域的阻抗和走线宽度不匹配，通常需要在电容两端做一个宽度渐变补偿，让阻抗平稳过渡。

还有个容易忽略的点：电容在链路中的位置影响总长度匹配。如果一对差分线上串了电容，那么调等长时要考虑电容两侧的线都算在内，而且两颗电容的焊盘和摆放偏差也要尽量一致，否则P和N的长度差会在电容处被放大。

6.3 参考平面连续性比想象中更重要

即便差分信号对地回路的依赖弱于单端信号，参考平面仍然决定了传输线的阻抗模型。如果差分对下方正好有一条电源平面分割线，或者地平面被大面积过孔阵列切断，那么差分对在这个区域的阻抗模型完全变了，回流电流被迫绕路，信号完整性直接劣化。

布线前最好在布局阶段就把关键差分对下方和两侧区域的平面完整性确认好。如果实在无法避免跨越分割，那就必须在地平面分割处加缝合电容，或者用相邻层完整平面做跳转。高速板的经验法则：宁可绕远一点，也别让差分对跨过分割区。

6.4 测试点、连接器区域和相邻串扰的细节

测试点如果直接坐在差分线上，探针焊盘会形成一个明显的分支Stub，高频性能下降。如果要加测试点，建议用脱焊点式（在走线上做一个小凸起）并且尽量短，或者放在接收端链路末端，避免在线路中间开叉。连接器区域通常是整条链路最脆弱的地方，差分对进入连接器焊盘时往往要收窄间距，这个收窄区域越短越好，最好在连接器体外部就已经过渡回标准走线宽度。

相邻差分对之间的串扰也不可忽视。两根差分对如果近距离长距离平行走线，对间会产生串扰。一般建议差分对之间保留至少3到5倍于线宽的距离，或者用一排地过孔做隔离。PADS Layout里可以在DFM规则里设置这些间距约束，从源头拦住不合理的并行走线。

7. 投板前的验证与调试：DRC、长度报告与实物问题排查

7.1 DRC规则设置要点

投板前必须跑一遍完整的DRC，而差分对的DRC检查项要单独确认。打开验证规则界面，重点关注差分管脚间距、差分线宽、对内的长度差是否在规则要求的范围内。这些检查项的阈值就在你之前设置的Pair规则里，如果规则没设对，DRC等于白跑。

我遇到过一种情况：某对差分线在扇出区自动收窄成Neck值之后，DRC检查里的“差分对最小间距”用的还是标准值而不是Neck值，导致一票误报。这种时候不要直接关掉DRC，而是把规则的检查对象具体化，让Neck区域采用对应规则再跑一遍。

7.2 用报表核对长度数据

DRC通过不代表长度一定满足要求。PADS Layout里可以查看Nets列表，显示每个网络的走线总长度和延迟值。把差分对的两个网络摆在一起看，长度差一目了然。更细的可以用报表功能导出每条网络的物理长度、过孔个数、每段走线长度，再结合芯片手册的skew规范做最终确认。

这里我建议把长度数据导出后在Excel里核一遍，特别是多对差分线的板子。肉眼在图上扫很容易漏，表格里按差值排序，异常项一下就跳出来了。

7.3 典型的差分对问题排查链路

碰到实物板测试不过，返查PCB时有几条高频出现的原因：

7.4 从实际案例中总结的一套检查顺序

我每次拿到一块新板子做设计复查，都会按这个顺序走一遍：先确认差分对规则有没有真正挂到网络对上，再看每一对差分线的完整走线路径，然后是换层点和过孔对称性，接着是长度匹配和蛇形段位置，最后看参考平面完整性和周边串扰隔离。这套顺序每查一轮都能揪出至少一两个问题，强烈推荐。

最后再分享一个实用习惯

做差分对设计这几年，我最大的体会是：规则先行永远比手工补救可靠。每次新建一块板子，一开始就花十分钟把差分对全部定义好、把Tolerance和Neck值设对，后面所有布线、DRC、验证步骤都会自动受益。相反，如果拖到布线中途才补规则，经常出现已经布好的线形不符合新规则，还得返工重拉。

另外一个小技巧：把常用接口的差分对参数存成一个模板文件。在同类型项目里直接导入，省去每次重新计算和填写的时间。不同板厂叠层不同，模板里的线宽间距可能要做微调，但规则结构和容差值基本可以复用。这个习惯帮我省了不少时间，也减少了参数抄写错误，希望对你也有效。