企业官网建设流程全解析

1. 这不是“一键转PCB”，而是工程化落地的第一道生死关

在Altium Designer里点一下“Design → Update PCB Document”，原理图就自动变成PCB——这种幻觉，我见过太多刚从学校出来的工程师，也见过不少被客户催着交板、手忙脚乱点下按钮后整晚睡不着的资深同事。真实情况是：AD中原理图生成PCB，从来不是一次点击的动作，而是一场覆盖电气逻辑、物理约束、制造工艺、协同规范的系统性工程交接。它卡在原理图设计完成之后、PCB布线开始之前，是整个硬件开发流程中承上启下的关键枢纽，也是最容易埋雷、最常被低估的环节。我带过的27个量产项目里，有19个在首次ECO（Engineering Change Order）阶段暴露出原理图与PCB不一致问题，其中14个根因直接追溯到“Update PCB”这一步的配置疏漏、规则缺失或封装误用。这不是软件操作问题，而是工程思维断层的表现。

你搜“Altium Designer原理图生成PCB”，首页全是“三步搞定”“秒转PCB”的教程，但没人告诉你：当你的STM32F103C8T6原理图里用了错误的封装（比如把LQFP48画成SOIC8），Update后PCB上那个“看起来像”的焊盘根本没法贴片；当你在SW6206原厂方案里直接拖入未校验的3D模型，生成的PCB可能因体积极大导致散热铜皮无法铺满；当你用嘉立创EDA画完原理图再导入AD做PCB，管脚序号错位会让整个BOM表失效。这些都不是AD的bug，而是工程化意识缺位的必然结果。本文不讲“怎么点菜单”，只拆解为什么必须分七步走、每步背后的真实约束是什么、哪些参数必须手算、哪些检查项不能依赖软件自动提示、以及我在量产项目中亲手踩过的11个坑怎么绕开。适合所有正在用AD做真实产品的工程师——无论你是刚接手第一个电源模块的应届生，还是负责车规级MCU板卡的十年老兵。核心关键词就三个：Altium Designer、原理图、PCB，但它们之间隔着的，是整整一套硬件工程交付标准。

2. 工程化视角下的全流程拆解：从原理图到PCB不是搬运，是翻译

2.1 为什么“Update PCB”本质是一次双向翻译工程？

很多人把Update PCB理解为“把原理图信息复制到PCB文件”，这是致命误区。原理图（Schematic）和PCB（Board）是两种完全不同的抽象层级：原理图描述的是电气连接关系与功能逻辑，它关心“哪个引脚连到哪个网络”“这个电阻起什么作用”；而PCB描述的是物理实现与制造约束，它必须回答“这个焊盘离板边要留多少毫米”“两根5V电源线间距够不够抗干扰”“BGA下面的过孔能不能塞进0.3mm间距”。Update PCB的过程，就是把前者“翻译”成后者，但翻译不是直译，而是需要根据制造能力、信号完整性、热管理等硬性条件进行语义重构。

举个具体例子：原理图里一个“GND”网络，Update后在PCB上会变成三种物理实体——

• 大面积覆铜（用于低阻抗回流路径）；
• 细线走线（用于传感器模拟地隔离）；
• 独立焊盘（用于屏蔽罩接地螺丝）。
  如果原理图没做GND分割标识，AD默认全连通，Update后PCB上所有GND焊盘都连在一起，高频噪声就会通过地平面耦合到敏感电路。这不是AD不会处理，而是原理图阶段没提供足够翻译依据。所以真正的工程化流程，必须在Update前完成三项强制动作：网络分类标注、物理约束预定义、封装一致性验证。这三步做完，Update才不是碰运气，而是可控交付。

2.2 七步法：工程化Update PCB的标准作业流程（SOP）

我所在团队已将此流程固化为硬件开发Checklist，所有项目必须签字确认。以下是经过12个量产项目验证的七步法，每步都对应一个明确的交付物和验收标准：

1. 原理图终稿冻结与版本标记

   • 要求：原理图文件名含日期+版本号（如Power_Sch_V2.3_20240520.SchDoc），所有元件属性中的Comment字段填满（如R1: 10kΩ/0805/±1%），禁止使用?或空值。
   • 为什么：AD的ECO比对依赖元件唯一标识符（Designator + Comment），Comment为空会导致Update时无法识别元件变更，后续改版极易丢件。

2. 封装库统一归档与3D模型校验

   • 要求：所有元件必须使用项目专属封装库（非AD自带库），每个封装需包含：2D Footprint（焊盘尺寸、丝印）、3D Model（STEP格式，高度误差≤0.1mm）、Layer Stackup适配（如BGA器件需标注是否支持盲埋孔）。
   • 实测案例：某项目用AD自带的SOIC-8封装，实际采购的芯片体宽比封装宽0.3mm，贴片机撞件报废32块板。根源是未校验3D模型。

3. 网络类（Net Class）与规则预设

   • 要求：在原理图中用Net Label明确标注高速网络（如USB_DP）、高电流网络（如VIN_12V）、敏感模拟网络（如ADC_IN），并在PCB规则中预设对应线宽/间距/过孔尺寸。
   • 计算依据：12V/3A电源线，按IPC-2221标准，温升≤10℃需线宽≥1.2mm（1oz铜厚），而非默认的0.254mm。

4. 板框与机械层定义

   • 要求：在PCB文档中提前绘制精确板框（Mechanical Layer 1），标注安装孔位置、禁布区（Keep-Out Layer）、异形槽位。Update时勾选Create Board Outline from Selected Primitives。
   • 风险提示：若板框未定义，AD默认生成矩形边界，可能导致外壳干涉或散热器无法安装。

5. 元器件布局区域规划（Room）

   • 要求：为数字区、模拟区、电源区、射频区分别创建Room，并设置Room Definition中的Component Clearance（如数字区元件间距≥2mm，模拟区≥5mm）。
   • 工程价值：Update后元件自动归入对应Room，避免手动拖拽导致区域混杂。

6. ECO比对模板配置

   • 要求：在Project Options → Class Generation中启用Net Classes、Component Classes，并自定义ECO报告过滤项（如隐藏Footprint变更，仅显示Designator和Comment变更）。
   • 经验技巧：导出ECO报告为Excel，用条件格式标红Status=Modified的行，10分钟内定位所有变更点。

7. Update执行与三重验证

   • 执行：Design → Update PCB Document，勾选Validate Changes，取消勾选Run ECO（先验证再执行）。
   • 验证：① 检查Messages面板是否有Warning（如Duplicate Designator）；② 对比原理图与PCB的元件总数、网络总数；③ 抽查3个关键网络（如主电源、时钟、复位）的飞线连接是否完整。

提示：第7步的Validate Changes必须手动点击，AD默认不运行。我曾见某项目跳过此步，Update后发现MCU的BOOT0引脚在PCB上悬空——原理图里该引脚被误标为No ERC，但实际需接电阻，验证环节本可拦截。

2.3 为什么“工程化”必须前置？——以SW6206原厂方案为例

搜索热词里的sw6206 原厂方案(包含pcb,原理图,寄存器列表,bom 等全套资料).rar，是典型“拿来主义”陷阱。我拆解过5个不同厂商的SW6206参考设计，发现共性缺陷：

• 原理图中电容C12标注为10μF/6.3V/X5R，但PCB封装用的是0805（实际需1206才能容纳10μF容量）；
• BOM表里L1型号为SDR0805-100M，但原理图未标注电感DCR值，导致PCB布线时未预留散热焊盘；
• 所有方案的GND网络均未做分割，实测EMI超标12dB。

如果直接拿这类方案Update PCB，表面看能生成文件，但量产时必然失败。工程化要求：拿到原厂方案后，必须先完成“三审一建”：

• 审封装：用AD的PCB Library打开原厂封装，测量焊盘长宽、孔径、阻焊开窗，对比器件Datasheet的Recommended Land Pattern；
• 审规则：提取原厂PCB的Layer Stackup（铜厚、介质厚度），反推阻抗控制参数；
• 审BOM：将BOM表导入Excel，用VLOOKUP核对原理图中每个元件的Comment字段是否与BOM型号完全一致；
• 建Checklist：为该方案定制专用ECO检查表（含SW6206_THERMAL_PAD_REQUIRED=YES/NO等12项）。

这步耗时约2小时，但能避免后期返工3天以上。真正的效率，永远来自前期的克制。

3. 核心细节解析：那些AD不告诉你、但决定成败的11个参数

3.1 封装焊盘尺寸：不是“差不多”，而是毫米级博弈

AD的封装编辑器（PCB Library）里，焊盘（Pad）参数看似简单，实则暗藏玄机。以最常见的0805电阻为例，Datasheet要求焊盘尺寸为1.0mm × 1.25mm，但实际生产中需考虑：

• 钢网开口补偿：锡膏印刷时，钢网开口需比焊盘小10%（即0.9mm × 1.125mm），否则锡量过多易桥接；
• PCB制程公差：FR-4板材蚀刻公差±0.075mm，焊盘设计必须预留此余量；
• 元件本体公差：0805电阻长宽公差±0.1mm，焊盘中心距需严格匹配。

我实测过：若焊盘长度设为1.25mm（未减公差），贴片后元件偏移率高达37%；改为1.1mm后降至2.3%。正确计算公式：

焊盘长度 = 元件本体长度 + 2×(推荐焊盘延伸量) - 2×钢网补偿量 = 2.0mm + 2×0.3mm - 2×0.125mm = 2.35mm

但AD默认推荐值是2.5mm，直接采用会导致虚焊。必须手动修改，并在封装属性中添加注释#PAD_LENGTH_CALCULATED_FOR_JIS_C0805。

3.2 3D封装添加：不是“导入模型”，而是空间冲突预演

热词ad怎样给元件添加3d封装背后，是无数人忽略的物理干涉风险。添加3D模型绝非拖入STEP文件即可，必须完成三步验证：

1. 坐标原点校准：在3D模型编辑器中，将模型原点（Origin）对齐焊盘中心（而非器件中心）。例如BGA芯片，原点必须设在焊盘阵列几何中心，否则Update后PCB上模型悬浮；
2. 高度层级映射：AD的Layer Stackup中，Top Overlay层默认Z=0.1mm，Bottom Solder层Z=-0.035mm。3D模型的Z轴必须与之匹配，否则散热器安装时会撞到电容顶部；
3. 干涉检查：Update后，在PCB中右键3D Layout Mode，用Tools → Clearance Check设置最小间距（如0.5mm），运行检查。某项目因未做此步，散热器压坏WiFi模块天线馈点。

注意：AD Viewer（热词altium designer viewer）只能查看3D模型，无法做干涉检查。必须用完整版AD执行。

3.3 网络类（Net Class）与阻抗控制：原理图里埋下的伏笔

热词pcb涡流损耗、ddr4原理图指向一个深层问题：阻抗控制必须在原理图阶段定义，而非PCB布线时补救。DDR4信号要求单端阻抗50Ω±10%，差分对90Ω±10%。这需要：

• 在原理图中为DDR_DQ0网络添加Net Label，并命名为DDR_SINGLE；
• 在PCB规则中创建Net Class，将DDR_SINGLE加入，并设置Width=0.15mm（基于叠层计算）；
• 关键参数：Layer Stackup中Prepreg介电常数（εr）必须实测（非Datasheet标称值），我用Keysight矢量网络分析仪实测某FR-4板材εr=4.23，而非标称4.5，导致初始线宽计算偏差18%。

计算工具推荐：Polar SI9000，输入实测叠层参数，输出线宽/间距。AD内置阻抗计算器（Design → Rules → Electrical → Impedance）仅作参考，不可替代实测。

3.4 元件属性（Properties）的隐藏陷阱：从simulation generic说起

热词altium designer develop26.6.0 sch元器件属性properties只显示simulation generi暴露AD版本迭代的兼容性问题。Simulation Generic是AD 26新增的仿真属性组，但若原理图在AD 25中编辑，Update到AD 26 PCB时，部分属性会丢失。解决方案：

• 在AD 25中，将所有关键参数填入Parameters标签页（如R1的Resistance=10k），而非Simulation标签页；
• 升级AD版本后，用Tools → Component Links重新关联原理图与PCB元件，确保Designator和Comment字段100%匹配。

实操心得：每次AD大版本升级（如25→26），必须重跑全部ECO，因为底层数据库结构变更。我吃过亏——某项目升级后，PCB上所有电容的Comment字段变为C?，BOM表彻底失效。

3.5 板层叠（Layer Stackup）与铜厚：影响成本与良率的核心变量

热词pcb层叠厚度、pcb线宽电流对照表直指制造成本。常见错误：直接用AD默认叠层（1oz铜厚，1.6mm板厚），但实际需求可能是：

• 大电流电源板：需2oz铜厚（35μm→70μm），线宽可减半，但蚀刻难度上升，良率下降15%；
• 高频射频板：需Rogers 4350B板材（εr=3.48），而非FR-4（εr=4.5），成本翻3倍，但插入损耗降低40%。

正确做法：

1. 在Design → Layer Stack Manager中，根据电流需求选择铜厚（查IPC-2221标准）；
2. 输入实际采购板材的εr和厚度（向PCB厂索要《Material Datasheet》）；
3. 用Impedance Calculator反推线宽，而非套用网上表格。

提示：嘉立创等快板厂默认用FR-4，若需特殊板材，必须在下单时单独注明，否则按默认执行。

3.6 ECO报告解读：不是看“Success”，而是盯“Warning”

AD生成的ECO报告（Engineering Change Order）里，Status=Success只是表示命令执行完毕，真正风险藏在Warning里。高频Warning类型及应对：

特别注意：Footprint not foundWarning常被忽略，但Update后该元件在PCB上消失，导致BOM缺料。必须逐条处理，不可批量Accept。

3.7 嘉立创EDA与AD协同：跨平台数据迁移的生存指南

热词嘉立创eda画pcb教程反映国产EDA崛起，但与AD协同仍是痛点。若原理图用嘉立创EDA绘制，需导出为IPC-D-356或ODB++格式再导入AD，而非直接拖入SchDoc。关键步骤：

• 在嘉立创EDA中，文件 → 导出 → IPC-D-356，勾选Include Netlist和Include Footprints；
• AD中新建PCB，File → Import → IPC-D-356，在导入向导中选择Match Components by Designator；
• 导入后，必须手动检查所有元件的3D模型是否丢失（嘉立创不导出STEP），并重新关联封装库。

实测对比：直接拖入SchDoc文件，管脚序号错位率达63%；用IPC-D-356导入，错位率0%。多花10分钟，省去3小时debug。

3.8 DDR4原理图的特殊处理：不只是画连线

热词ddr4原理图涉及高速设计铁律。Update前必须完成：

• 拓扑结构标注：在原理图中用Bus或Net Label明确标注Fly-by或T-Branch拓扑，AD据此生成不同飞线模式；
• 终端电阻声明：为每个DDR_DQS网络添加Net Parameter，设置Termination=On-die或External，否则PCB规则无法自动应用终端匹配；
• 时钟网络隔离：DDR_CLK必须单独成Net Class，线宽设为0.12mm（非默认0.254mm），并启用Differential Pairs规则。

某项目因未标注拓扑，AD默认按Point-to-Point布线，导致DDR眼图闭合，量产失败。

3.9 BOM表生成：Update后的第一道质量门禁

Update完成后，BOM表（Bill of Materials）不是附属品，而是交付物。AD生成BOM的致命缺陷：默认不包含封装信息。客户贴片厂需要R1: 0805/10kΩ，而非R1: 10kΩ。解决方案：

• 在Reports → Bill of Materials中，勾选Footprint列，并设置Group By为Designator；
• 添加Custom Columns，输入{PartType}（获取元件类型）和{Manufacturer}（获取厂家）；
• 导出为Excel，用公式=CONCATENATE(B2,"/",C2,"/",D2)生成标准BOM字段。

注意：热词ad中元器件库对照表本质是BOM标准化工具。我维护的库中，每个元件Comment字段格式为[封装]/[参数]/[精度]，如0805/10kΩ/±1%，确保BOM可直接用于贴片。

3.10 热风枪拆卸电源模块：Update前的物理验证

热词请问大的电源模块如何从pcb上拆下来?用热风枪感觉没什么效果?看似无关，实则揭示Update的终极检验标准：能否物理装配。大型电源模块（如DC-DC 50A）的散热焊盘面积达200mm²，Update后必须验证：

• 散热焊盘是否与PCB底层铜箔连通（Polygon Pour设置Connect Style=Direct）；
• 安装孔位是否与外壳匹配（用Measure Distance工具量取孔距）；
• 模块高度是否与周边元件干涉（切换3D模式，旋转观察）。

我坚持在Update后，用热风枪（温度350℃，风速3）实测拆装一次。若拆卸困难，说明焊盘设计或钢网开口有问题，必须退回原理图修改。

3.11 前端工程化面试题的启示：硬件与软件的思维鸿沟

热词前端工程化面试题意外点破行业现状：硬件工程师亟需软件工程思维。Update PCB的工程化，本质是建立可追溯、可验证、可复现的交付链：

• 可追溯：每个ECO报告存档，关联Git Commit ID；
• 可验证：自动化脚本检查元件总数=原理图总数、网络数=PCB网络数；
• 可复现：Docker容器封装AD环境，确保不同电脑生成相同结果。

某团队用Python脚本解析AD生成的*.Rep报告，自动比对关键参数，10秒内完成人工需30分钟的检查。这才是真正的工程化。

4. 实操过程全记录：从STM32F103C8T6原理图到PCB的72小时攻坚

4.1 第1小时：原理图终稿冻结与封装审计

项目背景：基于STM32F103C8T6的工业控制器，需通过CE认证。我拿到原理图初稿后，首先执行封装审计：

• 打开STM32F103C8T6.SchLib，检查LQFP48封装：焊盘长×宽=0.5mm×4.5mm，符合ST官方推荐值；
• 但3D模型高度为1.6mm，而Datasheet标注最大高度1.45mm，存在0.15mm干涉风险；
• 解决方案：在SolidWorks中缩放模型Z轴至0.93倍，导出新STEP文件，重命名STM32F103C8T6_V2.STEP。

同步完成：

• 所有电阻/电容Comment字段补全（如R1: 10kΩ/0805/±1%）；
• 为CAN_H、CAN_L网络添加Net Label，命名为CAN_DIFF；
• 板框按外壳图纸绘制，标注4个M3安装孔位置（X=5.0,Y=5.0；X=5.0,Y=75.0；X=120.0,Y=5.0；X=120.0,Y=75.0）。

实操心得：用AD的Find Similar Objects功能，框选所有电阻，批量修改Comment字段，效率提升5倍。

4.2 第2-4小时：PCB规则预设与叠层定义

新建PCB文件，执行：

1. Design → Layer Stack Manager：设置4层板，Top/Bottom铜厚2oz（70μm），Inner1/Inner2铜厚1oz（35μm），Prepreg厚度0.15mm（实测值）；
2. Design → Rules：创建Net Class，将CAN_DIFF加入，设置Width=0.18mm（Polar SI9000计算值）；
3. Design → Rules → Placement → Component Clearance：数字区设为0.8mm，模拟区设为2.5mm；
4. Design → Rules → Routing → Width：为POWER类设Min=0.5mm，Max=2.0mm。

关键计算：

• CAN_DIFF差分阻抗90Ω，叠层参数输入Polar SI9000，输出线宽0.18mm，间距0.22mm；
• VIN_5V电流3A，按IPC-2221，2oz铜厚下线宽需1.0mm（温升≤10℃）。

注意：AD规则中Width单位为mil，需手动换算（1mm=39.37mil），我习惯在Excel中建换算表，避免手误。

4.3 第5-6小时：Update执行与ECO验证

执行Design → Update PCB Document：

• 勾选Validate Changes，取消Run ECO；
• 查看Messages面板：出现2条Warning：
  • Footprint not found for U2：U2是CH340T，封装库路径错误，重新加载CH340.LIB；
  • Nets with no driving source: VDDA：模拟电源未接稳压器，补全AMS1117-3.3连接。
• Accept所有Changes，生成ECO报告。

验证：

• 元件总数：原理图87个，PCB 87个；
• 网络总数：原理图142个，PCB 142个；
• 抽查CAN_H网络：飞线连接U1.PB8与U2.PIN3，无悬空。

实操心得：ECO报告导出为CSV，用Excel筛选Status=Warning，10秒定位问题。

4.4 第7-8小时：3D模型关联与干涉检查

Update后：

• 为U1(STM32)、U2(CH340T)、L1(功率电感)关联新3D模型；
• 切换3D Layout Mode，Tools → Clearance Check，设置Minimum Clearance=0.3mm；
• 发现L1与C12(电解电容)距离仅0.25mm，调整L1位置，增大间距至0.5mm。

同步完成：

• Design → Board Layers & Colors：设置Top Overlay为白色，Bottom Solder为绿色；
• Design → Templates → Load Template：载入公司标准模板（含Logo、版本号、审批栏）。

4.5 第9-72小时：工程化交付与量产闭环

后续工作虽不在Update范畴，但决定项目成败：

• BOM生成：Reports → Bill of Materials，导出Excel，添加Footprint列，格式化为R1: 0805/10kΩ/±1%；
• Gerber输出：File → Fabrication Outputs → Gerber Files，勾选Use Protel Filename Format，层命名按IPC-2581标准（GTL=Top Layer）；
• DFM检查：上传Gerber至嘉立创DFM系统，修复最小线宽不足警告（将POWER线宽从0.5mm增至0.6mm）；
• 首板测试：焊接后，用万用表测CAN_H/CAN_L阻抗，实测89.2Ω，符合90Ω±10%要求。

最终交付物：

• Project_V1.0_PCB.zip（含PCB文件、Gerber、BOM、DFM报告）；
• ECO_Report_V1.0.pdf（含所有变更记录）；
• Validation_Checklist_V1.0.xlsx（12项自检项，全部打钩）。

这72小时，不是软件操作时间，而是工程思维落地的时间。每一次Update，都是对设计意图的庄严承诺。

5. 常见问题与排查技巧实录：11个真实故障现场还原

5.1 故障现象：Update后PCB上元件消失，Messages显示Footprint not found

现场还原：某项目Update后，U3(WiFi模块)在PCB上不见踪影，ECO报告显示Status=Error。
排查路径：

1. 检查原理图中U3的Footprint字段：ESP32-WROOM-32；
2. 在PCB库中搜索ESP32-WROOM-32：存在，但文件名为ESP32_WROOM_32.PcbLib（下划线vs短横线）；
3. AD大小写敏感，且不识别短横线。
   解决方案：

• 将封装库文件名改为ESP32-WROOM-32.PcbLib；
• 或在原理图中U3属性里，Footprint字段改为ESP32_WROOM_32。
  避坑技巧：建立公司封装命名规范，强制使用_分隔，禁用-。

5.2 故障现象：飞线连接正确，但实际焊接后信号不通

现场还原：USB_DP网络Update后飞线完整，但焊接USB接口后，PCB上DP焊盘无信号。
排查路径：

1. 用万用表测U1.PA11（MCU USB引脚）与J1.PIN1（USB接口）连通性：导通；
2. 测J1.PIN1与J1.PAD1（焊盘）：不导通；
3. 放大查看PCB：J1封装中PIN1对应焊盘编号为2，而非1，原理图管脚序号与封装不匹配。
   解决方案：

• 在封装编辑器中，将J1的焊盘2重命名为1；
• 或在原理图中，修改J1的Pin Designator为2。
  避坑技巧：所有连接器封装，必须用Datasheet的Pinout Diagram逐脚核对，不可依赖AD自带库。

5.3 故障现象：Update后GND网络未连通，Messages无Warning

现场还原：GND网络在原理图中全连通，Update后PCB上U1.GND与C1.GND未连飞线。
排查路径：

1. 检查U1和C1的Designator：U1为STM32F103C8T6，C1为C1；
2. 检查U1的GND引脚：原理图中为GND，但封装中该引脚Designator为14；
3. C1的GND引脚Designator为1，AD未识别同名网络。
   解决方案：

• 在原理图中，为U1的GND引脚添加Net Label，命名为GND；
• 或在封装中，将U1的GND引脚Designator改为GND。
  避坑技巧：所有GND、VCC等电源引脚，必须用Net Label显式命名，禁用Power Port（易出错）。

5.4 故障现象：3D模型导入后位置偏移，散热器无法安装

现场还原：L1(功率电感)3D模型导入后，Z轴高出PCB 0.5mm，散热器压不到电感本体。
排查路径：

1. 在3D模型编辑器中，查看模型原点：位于电感几何中心；
2. 查看Datasheet：焊盘中心距电感底部高度为1.2mm；
3. AD中Top Overlay层Z=0.1mm，模型原点应设在Z=1.2mm处。
   解决方案：

• 在SolidWorks中，将模型沿Z轴平移+1.1mm；
• 重新导出STEP，导入AD。
  避坑技巧：所有3D模型，必须以焊盘中心为原点，Z=0处对齐PCB顶层铜面。

5.5 故障现象：BOM表中元件数量正确，但贴片厂反馈缺料

现场还原：BOM显示R1-R10共10个电阻，贴片厂说只收到9个。
排查路径：

1. 检查PCB：R10存在，但Comment字段为空；
2. 检查原理图：R10的Comment为10kΩ，但BOM导出时未勾选Comment列；
3. AD默认BOM不包含Comment，需手动添加。
   解决方案：

• 在BOM设置中，勾选Comment列；
• 设置Group By为Comment，合并相同参数元件。
  避坑技巧：BOM导出前，用Reports → Component Cross Reference检查所有元件Comment是否非空。

5.6 故障现象：Update后线宽不符合规则，Messages无提示

现场还原：POWER网络线宽应