企业官网建设流程全解析

1. 差分对设计思路与PADS VX2.4的整体设置逻辑

1.1 为什么差分对设置总是绕不过去

做高速PCB设计，差分信号是躲不开的一道坎。USB、HDMI、PCIe、Ethernet、LVDS，几乎每块板子上都有那么几对差分走线。差分对的核心优势就两条：抗干扰能力强，因为外界噪声会等量耦合到两条线上，接收端看的是差值，所以共模噪声被直接抵消；电磁辐射低，因为两条线上的电流方向相反，产生的磁场相互抵消，对外界的干扰也随之减小。

但优势归优势，真要落到PADS VX2.4里把差分对设置好，很多工程师都会卡壳。我见过不少人，原理图网络已经标了DP和DN，PCB里也加了差分对，结果布完线一检查，要么等长误差大得离谱，要么阻抗连续性出了问题，甚至有的差分对在布线时根本没被识别成一对，直接当普通信号线给绕了。

PADS VX2.4的差分对设置，和Allegro、AD的交互逻辑不太一样。它不是把所有规则一股脑塞进一个界面，而是把“差分对定义”和“差分对规则参数”分开管理，前者在Layout里面完成，后者则需要在Router里配合使用。很多人一开始就栽在“为什么我在Layout里设了差分对，进Router布线却不生效”这个问题上。实际上，PADS VX2.4的差分对规则设置有两种路径：一种是在PADS Layout的Design Rules中直接指定差分对并设置参数，另一种是先在ECO模式下用Add Differential Pair命令把网络配对，然后到Router的Rules菜单里调整具体数值。

这里先把整体逻辑捋清楚：差分对设置分三步走。第一步，把逻辑上的差分网络绑定成一物理差分对；第二步，为这个差分对设置线宽、线距、匹配长度的规则；第三步，在布线过程中或布线完成后，通过长度调节来实现等长匹配。走完这三步，一块板子的差分信号质量才算有了保障。

1.2 PADS VX2.4差分对设置的整体流程

在开始操作之前，建议先把叠层结构和阻抗要求确认好。以常见的100Ω差分阻抗为例，如果板厂给的叠层是8层板，L1和L3走差分，介质厚度、介电常数都会直接影响线宽线距的选择。所以流程的第一步，不是打开软件，而是先算阻抗。

打开PADS VX2.4，新建或打开现有的PCB工程。在Layout界面下，选择菜单栏的Setup -> Design Rules。在弹出的Design Rules窗口中，左侧是各类规则树，找到Differential Pairs这一项。这里就是差分对的“户口登记处”。

我建议的操作顺序是：先在原理图中确保差分对网络命名规范，比如USB_D_P和USB_D_N，或者USB_DP和USB_DN。PADS本身不会自动识别命名，需要手动配对。选Differential Pairs后，右侧会显示所有未配对的网络，在左边Net list里选中一个网络，在右边Pairs里选择配对的另一条，然后点Add，这对网络就绑定成差分对了。这里有一个小细节：如果原理图中网络命名带有后缀，比如_R和_N，最好在配对时看清楚，别把跨逻辑组的同名网络误配了。

完成配对后，点OK退出Design Rules，PADS VX2.4已经把网络绑定了。但注意，这一步只是定义了“哪两个网络是差分对”，还差最关键的规则参数：线宽是多少、线距是多少、允许的等长误差是多少、要不要走阻抗连续。这些参数在PADS Router中设置会更直观，因为你布线主要也是在Router里完成的。虽然Layout里也能设置一些线宽规则，但在Router中能同时看到差分对走线的实时状态、自动布线的约束反馈，排错效率高很多。

1.3 方案选型：Layout + Router双环境协作

为什么PADS VX2.4要分成两个环境？Layout负责物理元素的放置和编辑，Router专注于布线。差分对设置天然适合在Router中做，因为Router对差分走线有专门的跟随和推挤功能，拉线的时候可以像拖面条一样把两条线一起走，间距、长度都会实时计算并反馈。

我的习惯是：在Layout里完成差分对配对和基本线宽规则，然后File -> Save，再用File -> Open，文件类型选PADS Router，打开同一个工程文件（注意，是打开.pcb文件，Router会自动识别并加载所有Design Rules）。在Router里，左侧的Project Explorer中展开Nets，可以看到所有网络，差分对会被归类到Differential Pairs分组下。选中某对差分对，右键 -> Properties，弹出的对话框中，就是完整的差分规则参数设置界面。

很多新人卡在这个环节：Layout里明明设置了差分对，为什么Router里看不到？排查方向无非两个。一是版本问题，确认用的确实是PADS VX2.4而不是旧版本PADS 9.x系列；二是保存问题，Layout里改了规则后没有保存就切换到Router，导致数据未同步。实际操作中，我强烈建议养成改完规则先Ctrl+S再切换环境的习惯，这个习惯能省掉90%的“规则不生效”类问题。

2. 差分对设置的核心参数与计算公式详解

2.1 差分阻抗计算：微带线与带状线

差分对的本质是两根紧耦合的传输线，核心参数是差分阻抗Zdiff。对于表层微带线（Microstrip）结构，差分阻抗的经验计算公式可近似为：

Zdiff ≈ 2 * Z0 * (1 - 0.48 * e^(-0.96 * s/h))

其中Z0是单端特性阻抗，s是差分线之间的间距，h是介质厚度。这个公式在s/h比值在0.2到2之间时，精度还不错。对于内层带状线（Stripline），公式更复杂一些，但PADS VX2.4自带的阻抗计算器并不算强大，我通常直接用独立的阻抗计算工具（比如Polar Si9000），拿到线宽W、间距S、参考层距离H的结果后，再填回PADS的规则参数中。

举一个实际案例：4层板，表层走100Ω差分对，介质厚度H=0.1mm，介电常数Er=4.2。查表或计算得到单端50Ω对应的线宽W=0.15mm，差分间距S=0.2mm。此时Zdiff大约在100Ω附近。设计规则就可以设定：线宽0.15mm，线距0.2mm，最小线长公差为±5mil（0.127mm）。这个误差范围对于USB 2.0（480Mbps）来说足够，但如果是PCIe Gen3，误差要求会更苛刻，可能需要控制在±2mil以内。

2.2 PADS VX2.4差分对规则参数设置界面

在PADS Router中打开差分对属性设置，能看到以下几个关键参数：

• Minimum Width：差分线的最小线宽。建议和阻抗计算结果一致，不要给太宽的范围，否则自动布线器会“自由发挥”，导致阻抗失控。
• Maximum Width：最大线宽。同样建议锁定。
• Matching Length Tolerance：匹配长度容差。这是等长调节的判定标准，单位通常是mil。
• Gap：差分对内部间距。这个间距和线宽共同决定差分阻抗。
• Restrict to Layer：指定差分对只允许在哪些层走线。

所有参数设置完后，点击Apply生效。此时整个差分对规则才算真正建立。这里我要强调一个老生常谈但在PADS中特别容易踩的坑：Gap这个值，很多人设成了线间距的“中到中”还是“边到边”没搞清。PADS VX2.4里的Gap指的是边到边距离（edge-to-edge），不是焊盘中心到中心的距离。如果按中心距来设，实际会偏离阻抗目标值。这一点务必在采购或检查时和板厂确认。

2.3 线宽、线距与参考平面的联动关系

差分对的阻抗不仅取决于线宽和线距，更取决于和参考平面的耦合关系。换句话说，如果差分线下方是分割了的电源平面，或者穿越了平面层的狭长缺口，那么回流路径被破坏，阻抗就会突变，EMI问题和信号完整性问题随之而来。

在PADS VX2.4中，可以通过设置Layer Scheme来管理层叠结构，确保每个走线层下方都有连续的参考平面。在差分对规则中，可以限制某对差分只能在某个层走线（比如L1或L3），配合平面层的数据，保证参考平面的连续性。

我见过一个案例，有位工程师在4层板上走了USB差分线，表层走没问题，但过孔换到L3后在另一侧出来，L3层正下方恰好是电源平面的隔离带，隔离带宽得离谱，结果USB无论如何都跑不了高速，USB 2.0设备插入电脑后疯狂超时。最后把换层区域附近的平面分割改窄，问题就消失了。所以，差分对规则不只是线宽线距那点事，平面参考才是隐藏关卡。

2.4 等长调节与蛇形走线在PADS中的实现

设置好线宽线距，布线过程中两条差分线的实际长度往往不一样。特别是有一端有BGA封装或连接器的时候，引脚扇出长度不同，需要做等长调节，也就是常说的“蛇形走线”或“调龙”。

在PADS Router中，手动调蛇形等长有一个让人又爱又恨的工具：Tune。选中已经布好的一条差分走线，右键选择Tune，或者使用快捷键（取决于版本，通常是Shift+T）。此时鼠标会变成一个带箭头的调节光标，沿着走线移动，就能拖出蛇形绕线。

Tune工具有几个关键选项：角度（45度还是圆弧）、振幅（凸起高度）、间距（蛇形之间的距离）。建议振幅设置为规则中Gap的两倍以上，间距至少为3倍线宽，否则蛇形绕线会引入不必要的串扰。

这里要说一个操作细节：PADS里Tune蛇形线时，默认情况下拖动的方向是垂直于走线的方向，很多人一开始拖动发现走线变成了一个大屁股圆弧，完全没形成蛇形。这是因为需要在Tune状态下按住Shift键并沿走线方向拖，才能产生蛇形。这个操作技巧，书面上很少写清楚，但实际用起来频率特别高。

3. 实操过程：从规则建立到差分布线的完整流程

3.1 在PADS Layout中完成差分对配对

用PADS VX2.4打开一个实际的PCB工程，第一步在Layout界面下，执行Setup -> Design Rules。弹出的Design Rules属性框里，左侧选择Differential Pairs。

界面分成左中右三栏：左侧是元件或网络的树形列表，中间是当前已定义的差分对列表，右侧是操作按钮。具体操作为：在左侧树中展开Nets，找到差分对网络，例如HDMI_TX0_P和HDMI_TX0_N，按住Ctrl同时选中两个网络，点击Add Pair，这一对就被列入中间的Diff Pair列表。重复操作，直到所有差分网络配对完成。

如果网络很多，一个一个找太费时间。PADS VX2.4支持在左侧搜索框输入关键词进行筛选。正经的规则命名习惯在这里能省大量时间，例如所有差分对都叫*_P和*_N，搜索“*_P”就能把差分网络全部筛出来。

配对完成后，可以先不管规则参数，点OK退出。接下来打开PADS Router继续。

3.2 在PADS Router中设置差分规则并布线

进入PADS Router的操作为：File -> Open，文件类型选择All Files，找到之前的.pcb文件，打开。因为文件后缀是.pcb，所以直接双击默认会用Layout打开，这里要手动选择打开方式。

打开后在Project Explorer中，展开Nets，然后找到Differential Pairs子节点，可以看到刚才定义好的所有差分对。双击其中一对，或者右键Properties，进入差分对属性对话框。

属性框里除了之前说的Minimum Width、Gap、Matching Length Tolerance，还应该设置Target Length（目标长度）。如果是布线前不指定目标长度，只设置等长容差也能工作，PADS会以两条线中较长的那条为基准，另一条做调节。但如果设计要求总长度在一个范围内，就必须在这里填Target Length。

接下来是布线操作。在Router中，选中一个差分对的引脚，使用Route -> Differential Pairs，或者直接用工具栏上的Route Differential Pairs图标，然后点击起始引脚，沿着规划的路径拉线。因为差分规则已经生效，PADS会同时拉出两条线，并自动维持设定的间距。

需要特别注意的是，在布线过程中，PADS VX2.4的自动跟随功能很依赖鼠标的位置和走线方向。拉线时要保持两条线的中心线都在规则允许范围内，遇到障碍物时可以用Shift+W来推挤走线，或者改用Gloss功能优化。很多工程师觉得PADS差分布线“不跟手”，其实是在拉线时没有配合推挤和调节操作，导致两条线间距忽大忽小。实际经验是：每拉完一段，放大检查线距是否一致，如果不一致，选中其中一段走线，右键选择Dynamic Route重新推挤一段。

3.3 等长调节的实操步骤与节奏控制

差分线布完后，下一步是做等长调节。在Router中，选中需要调节的走线（确保是两条中的一条），右键选择Tune，或者输入快捷键T。此时鼠标变成调节状态，点击差分线的一端，然后沿走线方向拖动，走线会均匀地产生蛇形凸起。

调节时要注意节奏：一次拖出的蛇形长度不要贪多，最好每拖一段就检查一下左侧的属性面板中显示的长度值。PADS VX2.4会显示当前这根线的总长，以及和配对线之间的长度差。比如，如果长度为4800mil，而配对线是4760mil，差值40mil，那就需要调出至少40mil的蛇形余量。实际中建议多调5~10mil，把长度差做到10mil以内，因为制造误差和过孔长度计算都会有偏差。等长调节完成后，执行Tools -> Verify Design -> Check -> Length，让PADS自动检查所有差分对的等长状态，确认误差在规则允许范围内。

3.4 检查差分对连线过程中的平面参考和过孔

走线并不是画完就完事。差分线从顶层打孔换到内层，再从内层打孔到底层，每个过孔都是阻抗的“节点扰动”。特别是过孔的反焊盘（anti-pad）如果太小，会造成过孔的寄生电容增大，高速信号经过时阻抗下降，反射问题就会显现。

PADS VX2.4中，过孔参数可以在Pad Stacks中统一设置。对于高速差分对，建议使用专用的过孔，并确保过孔的孔径在生产工艺允许范围内尽量小。另外，讲过孔换层后，两条差分线要同时换层，避免一条走表层、一条走内层的“劈叉”走法。具体操作中，可以选择两条走线，右键Properties，设置层切换，保持它们始终在同一层对。

每完成一段差分走线，可以打开Layout中的3D预览模式，在View -> 3D View中查看走线是否跨过平面分割，是否靠近板边，这两处是高速差分线的“雷区”。板边会导致参考平面回流的边缘效应，分割则是回流断点，一旦发现，立即调整走线路径。

4. 常见错误汇总：这些坑我替你先踩过了

4.1 差分对不生效：网络配对成功但规则未加载

现象：在Layout中建立了差分对，到了Router中却发现布线时两条线不联动，就像普通单端线一样。

原因分析：绝大多数情况下，是Router打开文件后没有刷新规则。PADS Router和Layout共享同一份.pcb文件，但如果Layout中的规则修改在Router里没有同步，Router会继续沿用内存中的旧规则。

解决方案：Layout里改完规则后，点击File -> Save，确保磁盘文件更新；然后关闭Router重新打开，或者点击右键Refresh。更稳妥的做法是，所有差分对相关规则都在Router中设置，这样可以避免跨环境同步的问题。

4.2 线距设置错误导致阻抗偏差：Gap到底算哪条线

现象：规则中设了Gap=8mil，布出来的线实际中心距却是线宽+8mil，和阻抗计算软件里的“edge-to-edge”不符。

原因分析：PADS VX2.4中的Gap字段是边缘间距（edge-to-edge），不是中心距。如果按中心距来计算，实际阻抗会比设计值偏高。

解决方案：回到规则中，确认Gap值填写的是边到边距离，用计算器复核一下：中心距 = 线宽 + Gap。如果阻抗计算工具里给出的是中心距s，则Gap值应为s - W。这个细节，设计说明里往往不强调，但板厂和阻抗测试时是按实际物理尺寸来衡量的，所以必须搞对。

4.3 等长调节后依然报错：蛇形间距太小引起串扰

现象：Tune调完后，等长检查通过了，但信号测试时眼图张不开，特别是高速差分线，误码率高。

原因分析：蛇形调线的时候，振幅和间距设置不合适。如果蛇形的凸起间距小于3倍线宽，相邻的差分线段之间会发生强耦合，把差模信号部分转成共模，反而引入串扰和EMI问题。

解决方案：选中蛇形线，右键Properties，修改Tune属性中的Amplitude和Pitch参数，把Pitch（蛇形波峰间距）设为至少3倍线宽，Amplitude尽量大一些。重新布线后，再做一次信号完整性检查。如果设计允许，优先选择更大的蛇形间距。

4.4 Rules优先级冲突：线宽被全局规则覆盖

现象：已经给差分对设置了线宽0.15mm，但实际布线时走线宽度变成0.1mm，或者直接布不出线。

原因分析：PADS的规则系统有优先级概念。在Design Rules -> Default下面，如果默认线宽规则设得比差分规则更严格（比如默认线宽是0.1mm），自动布线时默认规则会优先于差分规则执行，导致差分线宽被压缩。

解决方案：在Design Rules中，明确设置差分对组的优先级高于默认规则。PADS VX2.4的Design Rules中，可以设定Net Class或Pin Pair Rules。把差分对网络归入一个更高优先级的Net Class，并确保Class的线宽设置与差分规则一致。这个问题排查起来有点隐蔽，因为界面里并不直接提示“你的规则冲突了”，只能靠走线结果反推。我的经验是：布完线后，用Tools -> Verify Design -> Check -> Clearance跑一遍，看看报错的走线是不是差分对自身线宽的问题。

4.5 差分对无法换层：过孔设置不完整

现象：走差分线时想从L1换到L3，但按了换层快捷键后，走线依然停在L1，或者只换了一条线，另一条还在L1。

原因分析：PADS VX2.4的换层操作依赖于过孔定义。如果没有给差分对设置对应的Via类型，或者Via类型在当前层对不可用，换层操作就会失败。另一个可能原因是两条差分线的选中状态不一致，只选中了一条线时，按换层只会作用到这条线。

解决方案：在Layer Scheme中确认L1到L3的过孔存在且已启用。在Router中，选中两条差分线（按住Ctrl分别点击），再执行换层操作。如果两条线已经同时选中，换层时会同时打过孔。完成后检查过孔阵列是否成对，而不是两个错位的孔。

4.6 差分对引脚扇出时阻抗突变：BGA区域走得乱

现象：BGA封装内部差分线扇出到外围后，阻抗测试不过，实际测量值偏离目标20%以上。

原因分析：BGA内部空间小，焊盘和过孔密集，差分线在扇出阶段往往无法保持设计间距，线宽也可能被压缩。很多工程师只关注外部走线的规则，忽略了内部扇出部分的阻抗控制。

解决方案：在BGA扇出区域，可以选择缩小差分间距（配合焊盘间距），同时适当减小线宽，使得阻抗保持一致。更重要的是在规则的“层白名单”里，允许差分对只在特定层走线，保证阻抗的参考平面稳定。扇出完成后，用阻抗计算工具复核实际走线尺寸，必要时调整内层线宽。这部分因为空间所限，往往无法完美实现目标阻抗，那就尽量做到偏差最小化，并且在测试阶段留出调整空间。

4.7 不同差分对之间耦合过紧：组间间距不够

现象：两组差分对（比如HDMI的CLK和DATA）彼此靠近，布完后发现信号互相干扰，眼图闭合。

原因分析：差分对组内间距控制了，但组与组之间的间距没有控制。如果组间距小于3倍（Gap+线宽），不同差分对之间就会发生串扰。

解决方案：在Design Rules中，为所有差分对设置一个Net Class，然后在该Class的属性中设置Clearance，指定与System/Other的间距。保守做法是，组间间距至少为3倍线宽，最好5倍线宽以上。在PADS VX2.4中，这个间距可以在Diff Pair Group的属性对话框中设置。布完线后用Verify Design检查间距违规，把所有违规点逐一修正。

5. 避坑技巧与排查细节实录

5.1 命名规范：一次性解决50%的设置烦恼

我接触过不少用PADS的工程师，差分对网络命名五花八门，有的叫PCIe_TX0_P/N，有的叫TXP0/TXN0，还有的直接叫D0P/D0N。PADS虽然不会强制要求命名格式，但规范命名的好处有两点：一是配对时一目了然，不容易混淆；二是后续在Router中调整规则、生成报告时，可以按规律批量筛选。

推荐的命名格式：协议名_信号名_P和协议名_信号名_N，例如DDR5_DQ0_P/DDR5_DQ0_N。如果两条线的极性不对称，不允许配对，建议在原理图阶段就修正。我见过有原理图把P和N接反的案例，PCB阶段不管怎么设置规则，最终测试都是一堆共模噪声。

5.2 规则检查不是一次性工作：反复跑Verify Design

很多工程师布完线，跑一次Length检查通过就结束了。我的习惯是，在布线后至少跑三次检查：

第一次，布线完成后立刻跑Clearance和Length检查，看有没有明显违规。

第二次，等长调节全部完成后，再跑一次Length，同时跑Diff Pair检查，确认所有差分对都被正确识别。

第三次，是在文件提交给板厂前，在Layout中重新打开文件，再做一次Reset Verify。因为从Router切换到Layout时，某些动态规则可能会被刷新，导致检查结果有变化。

5.3 利用Report功能导出差分对信息

PADS VX2.4有一个很好用的功能：File -> Report，可以生成当前PCB文件的详细报告。选择Differential Pairs Report，PADS会列出所有差分对的长度、宽度、间距、所在层等信息。

这个报告有两个用途：一是提交给板厂或测试部门，作为阻抗测试的参考依据；二是自己审查时快速定位异常差分对，比如有的差分对长度差特别大，或者某条线宽被意外改窄了。把报告存成PDF或文本文件，归档到项目文件夹里，以后追溯问题时非常有用。

5.4 用好DRC窗口的实时反馈

在PADS Router中，打开右下角的DRC窗口，它会实时显示当前操作的规则状态。布线时，如果某段走线违反了线宽或间距规则，DRC窗口会立即出现一条错误记录。点开记录，可以高亮显示违规区域。

这个实时反馈机制特别适合排查差分对问题。有一次我布一块HDMI板，发现DRC窗口频繁报Length错误，但用长度检查工具查却一切正常。后来发现是其中一条差分走线在打过孔后，不小心多绕了一小段，导致两条线长度差超过容差，但DRC检查的是“动态规则”下的长度，而Verify Design检查的是静态规则。这种情况，就以DRC窗口的实时反馈为准，立刻修正走线。

5.5 关于蛇形线的最后一个心得

调完一组差分线，如果检查提示还是有误差，可以试试用Router里的“Gloss”功能。选中差分线，点击Edit -> Gloss -> Gloss Selected，PADS会尝试优化走线形状。有时候，蛇形线会和周围的走线发生干涉，Gloss可以自动修正这些细节。

但Gloss也不是万能的，它有时会把精心设计的蛇形形状改掉，所以用之前记得先备份文件。我一般在保存一份snapshot之后才敢用Gloss，如果改完不满意，就撤销Ctrl+Z回去。

6. 工程实践经验补充：从设计到生产的完整闭环

6.1 差分对设置与板厂沟通的要点

差分对设置在PCB设计里只是第一步，从EDA工具导出的Gerber文件交给板厂后，还需要在制作说明中标注清楚：哪些网络是差分对、对应的阻抗目标值是多少、走线所在层和参考层是哪层、线宽线距的实际值是多少。

如果采用的是常规FR4板材，板厂可以直接按标准叠层制作。但如果是混压结构，比如L1-L3用了不同介电常数的高频板材，就需要把叠层图发给板厂，让板厂确认阻抗计算的合理性。这一环节不容易出错，但出错的影响巨大。别问我怎么知道的，我有一次差分阻抗设计值100Ω，板厂实际做出来只有86Ω，原因就是叠层中半固化片厚度实测和设计的差了一截。

6.2 高速差分线的测试验证方法

板子打样回来后，使用TDR（时域反射计）测量差分阻抗是最直接的验证手段。在测试报告中，关注测试点处的阻抗曲线是否平坦，如果曲线在过孔、连接器处出现明显下沉或上凸，就说明产生了阻抗突变。这个突变位置，就是后期设计优化的方向。

有些团队会用VNA测S参数，特别是差分S参数（SDD21、SDD11），这个更能反映整个通道的信号质量。但对于一般消费电子来说，TDR测差分阻抗加上眼图测试就足够了。设计阶段在PADS里跑一把仿真（如果你装了HyperLynx插件），也能提前发现不少问题。

6.3 个人经验总结：差分对设置的本质是“全程盯着阻抗看”

说到底，差分对设置的全部意义，就是保证从驱动端到接收端的整个回路上，差分阻抗尽量稳定在目标值附近。PADS VX2.4只是工具，线宽、线距、参考平面、过孔、等长这五大要素，才是决定成败的关键。

在实操层面，我会建议工程师在PADS里建立一套自己的差分对规则模板。把常用的USB、HDMI、PCIe、100M/1000M Ethernet差分参数全部做好模板，下次做新项目直接加载，省去反复输入的麻烦。PADS VX2.4的规则文件可以单独导出保存，配合公司内部的叠层结构库，就能形成一套标准化的高速信号设计流程。

6.4 最后一个建议：遇到问题先看DRC，再看报告，最后看实测

调试差分信号问题时，我的排查顺序是：先在PADS里跑Verify Design，确认规则层面没有问题；然后导出差分对报告，核对长度和层信息；最后才看TDR实测数据。如果规则都对，报告也对，但实测阻抗仍然不达标，那问题大概率出在叠层参数、加工工艺或者封装上，这部分就要和板厂、连接器供应商协同排查，靠EDA工具本身已经无法解决了。

做高速设计，说到底是一场和“不确定性”做斗争的工程实践。差分对设置是这场斗争中，每位工程师都应该熟练掌握的基础功。希望这篇梳理，能帮你减少一些试错的时间。