企业官网建设流程全解析

1. 从原理图到裸板：AD画PCB的整体设计思路拆解

很多人第一次打开Altium Designer的PCB界面时，面对满屏的网格和层标签，脑子里只有一个念头：这玩意儿到底从哪下手。我见过太多新手，原理图刚画完就急着点“Update PCB Document”，结果元件像天女散花一样撒在板框外面，然后就开始一根一根手动拖，拖到一半发现飞线乱成一团麻，最后干脆关掉软件刷手机去了。其实AD画PCB这件事，核心不在于你手速多快，而在于你有没有在动手之前把“规矩”定好。

所谓“规矩”，就是设计规则。你可以把PCB设计想象成装修房子：原理图是户型图，告诉你哪里是客厅哪里是卧室；PCB布局是摆家具，决定沙发放哪、电视挂哪面墙；走线是拉水电管线，得沿着墙根走、避开承重梁；铺铜是给地面铺瓷砖，既要好看又要防潮；而设计规则检查就是最后验收，看看插座高度对不对、水管有没有漏水。这五个环节里，任何一个环节出了问题，后面都得返工。我个人的习惯是，在原理图阶段就把大部分规则想清楚，比如电源线要多宽、信号线间距留多少、哪些网络需要特殊处理，这样导入PCB之后直接开干，效率能翻一倍。

AD这个工具最让人又爱又恨的地方在于，它给了你极大的自由度。你可以用交互式布线一根一根拉，也可以用多根布线同时走一组总线；你可以手动铺铜，也可以用多边形填充自动避让；你可以把规则设得极其严格，也可以完全不管规则硬连。但自由度越大，翻车的概率也越高。我见过有人把电源线和信号线平行走了十厘米，结果板子一上电就各种干扰；也见过有人铺铜时忘了设置避让间距，铜皮直接短路到焊盘上，一通电就冒烟。这些问题，AD本身不会提醒你，只有设计规则检查能帮你兜底。

所以这篇文章我想聊的，不是AD的菜单在哪里、按钮叫什么，而是我在实际项目中总结出来的一套“从零到一画一块能用的PCB”的完整思路。不管你是刚学AD的学生，还是从其他EDA工具转过来的老手，这套思路都能帮你少走弯路。我会从走线的底层逻辑讲起，然后是铺铜的实战技巧，最后重点聊设计规则检查怎么设、怎么查、怎么改。中间会穿插大量我踩过的坑和总结出来的经验，有些是教科书上不会写的，有些是只有真正做过板子的人才会懂的。

1.1 为什么走线不是“连上就行”

先问一个问题：PCB上的走线，本质上是什么？很多人会说“导线”，对，但不全对。在低频电路里，走线确实就是导线，连上就行。但在高频、大电流、高精度场景下，走线是一段有电阻、有电感、有电容的传输线。你走的每一根线，都在和周围的线、和地平面、和电源平面发生电磁耦合。走线长度、宽度、间距、参考平面，每一个参数都会影响信号质量和电磁兼容性。

举个例子，一根1盎司铜厚、宽度10mil的走线，每英寸的电阻大约是0.05欧姆。听起来很小对吧？但如果你的电源线要走2安培电流，10mil宽就太细了，压降会很明显，而且发热严重。再比如，一根信号线的长度如果刚好等于信号波长的四分之一，它就会变成一个天线，把信号辐射出去，同时也会接收外界的干扰。这些都不是“连上就行”能解决的。

所以我在布局阶段就会考虑走线策略。电源线优先走粗、走短、走直线；高速信号线优先走内层、走差分、走等长；模拟信号线远离数字信号线，必要时加地线隔离。这些策略不是AD自动帮你做的，而是你在动手之前就要想清楚的。AD的交互式布线器很聪明，它会自动避让、自动推挤，但如果你没有告诉它“这根线要按50欧姆阻抗走”，它就会按默认规则走，结果就是阻抗不匹配，信号反射。

1.2 铺铜不只是“填满空白”

铺铜这件事，新手最容易犯的错误就是“一键铺铜，铺完拉倒”。我见过一块板子，顶层和底层都铺了地铜，但铜皮和走线之间的间距只有5mil，而且铜皮上密密麻麻全是过孔，结果板子做出来之后，EMC测试怎么都过不了。为什么？因为铺铜的本质不是“填满空白”，而是“构建一个低阻抗的参考平面和回流路径”。

在高速电路里，信号线的回流电流总是走阻抗最小的路径。如果信号线下面有一块完整的地铜，回流电流就会在铜皮上紧贴着信号线走，形成一个很小的回流环路，辐射和干扰都很小。但如果铜皮被走线切割得支离破碎，回流电流就不得不绕远路，环路面积变大，辐射和干扰就上去了。所以铺铜的第一原则是：保持地平面的完整性，不要随意切割。

另外，铺铜和走线之间的间距也很关键。间距太小，制造时容易短路；间距太大，回流路径变长。一般建议在6mil到10mil之间，具体要看你的加工能力和信号频率。AD的铺铜管理器可以让你针对不同的网络设置不同的间距，这个功能一定要用起来。

1.3 设计规则检查是最后一道防线

设计规则检查（DRC）是AD里最被低估的功能。很多人画完板子直接导出Gerber，连DRC都不跑，结果板子回来发现短路、断路、间距不够，只能飞线补救。我个人的习惯是，在布局阶段就跑一次DRC，走线阶段每完成一个模块就跑一次，铺铜之后再跑一次，导出Gerber之前再跑一次。每次跑完都要仔细看每一条报错，确认是误报还是真问题。

DRC的规则设置是一门学问。设得太松，等于没设；设得太严，满屏报错，根本没法干活。我的经验是，先按加工厂的最小线宽、最小间距、最小孔径设一个“底线规则”，保证板子能做出来；然后再针对特殊网络设“加强规则”，比如电源线宽、差分对间距、阻抗要求等。AD的规则优先级是可以调整的，这个功能非常实用，后面我会详细讲。

2. 走线实战：从飞线到铜线的核心细节解析

走线是PCB设计里最耗时、最考验耐心的环节。一块中等复杂度的板子，布局可能花两个小时，走线可能要花两天。但走线也是有章可循的，掌握了核心原则，效率能提升很多。这一章我会从走线的基本要求讲起，然后是AD里交互式布线的实操技巧，最后聊一聊特殊场景下的走线策略。

2.1 走线的基本要求与参数计算

走线之前，你得先知道“多宽算宽、多细算细”。AD默认的走线宽度是10mil，但这个值不是万能的。走线宽度取决于三个因素：电流大小、允许温升、加工能力。

先说电流。PCB走线的载流能力可以用IPC-2221标准里的公式估算：I = k × ΔT^0.44 × A^0.725，其中I是电流（安培），ΔT是允许温升（摄氏度），A是走线截面积（平方密尔），k是常数（外层走线取0.048，内层取0.024）。这个公式看起来复杂，但实际用的时候可以直接查表。比如1盎司铜厚、10摄氏度温升的情况下，10mil宽的走线大约能走1安培，20mil能走2安培，40mil能走4安培。如果你要走的电流更大，要么加宽走线，要么增加铜厚，要么走多层并联。

再说加工能力。不同的PCB加工厂有不同的最小线宽和最小间距。嘉立创的常规工艺是6mil线宽/6mil间距，高精度工艺可以做到4mil/4mil甚至3mil/3mil。但线宽越细，成本越高，良率越低。所以我的原则是：能用6mil就不用4mil，能用10mil就不用6mil。除非是BGA出线或者高密度连接器，否则没必要追求极限。

最后说阻抗。如果你走的是高速信号线，比如USB、HDMI、以太网，那就必须控制阻抗。阻抗取决于线宽、介质厚度、介电常数和参考平面距离。AD自带阻抗计算器，在“Layer Stack Manager”里可以设置叠层结构，然后根据目标阻抗反推线宽。比如常见的USB 2.0差分线，目标阻抗90欧姆，在四层板（顶层-地-电源-底层）结构下，线宽大约6mil，间距大约6mil。这个值不是拍脑袋定的，而是根据叠层参数算出来的。

注意：上表是估算值，实际载流能力还受走线长度、周围铜皮、散热条件影响。关键电源线建议留50%余量。

2.2 AD交互式布线的实操技巧

AD的交互式布线器（Interactive Router）是我用过最顺手的布线工具之一。它的核心功能有三个：推挤（Push）、绕障（Hug）、跟随（Follow）。推挤是指当你把新走线靠近已有走线时，已有走线会自动让开；绕障是指走线会自动绕过障碍物；跟随是指走线会沿着已有走线的路径走。这三个功能配合快捷键使用，效率极高。

我常用的快捷键组合是这样的：P→T进入交互式布线，Tab键暂停并修改线宽，Shift+W切换预设线宽，数字键1/2/3切换布线层，空格键切换走线角度（45度/90度/任意角度），Shift+空格切换走线模式（推挤/绕障/跟随）。这些快捷键看起来多，但用熟了之后基本可以盲操。

走线的时候有几个细节要注意。第一，尽量走45度角或圆弧，不要走90度直角。90度直角在高频下会产生阻抗突变，导致信号反射。第二，尽量走短线，不要绕远路。走线越长，电阻、电感、电容越大，信号质量越差。第三，尽量走同层，不要频繁换层。每换一次层，就要打一个过孔，过孔会引入额外的电感和电容，还会占用宝贵的布线空间。第四，电源线和地线尽量靠近，最好平行走，这样可以减小回流环路面积。

还有一个容易被忽略的点：走线不要穿过晶振、继电器、电感等敏感元件下方。晶振下方走线会引入噪声，导致时钟抖动；继电器下方走线会被线圈磁场干扰；电感下方走线会耦合开关噪声。如果实在避不开，就在中间加一层地铜作为屏蔽。

2.3 特殊场景的走线策略

大电流走线：电机驱动、电源模块、功率放大器这些场景，电流可能达到几安培甚至几十安培。这时候走线宽度要按前面说的公式算，而且要多层并联。比如顶层走10mil，底层也走10mil，中间用多个过孔连接，等效线宽就是20mil。另外，大电流走线要尽量短、尽量直，减少压降和发热。如果空间允许，可以直接用铜皮代替走线，铜皮的载流能力比走线强得多。

差分信号走线：USB、HDMI、CAN、RS485这些差分信号，要求两根线等长、等距、平行走。等长是为了保证信号同时到达，等距是为了保证差分阻抗一致。AD里可以用“Differential Pair”功能来走差分线，设置好差分对之后，按P→I就可以同时走两根线。差分线之间的间距要恒定，不要忽大忽小。如果差分线要换层，两根线要同时换，而且过孔要对称放置。

开尔文走线：这是电流检测电阻的专用走线方式。普通走线是两根线从电阻两端引出，但这样会引入走线电阻的误差。开尔文走线是从电阻的焊盘内侧引出两根独立的线，一根走电流，一根走检测，这样检测线不受电流线压降的影响。开尔文走线的关键是检测线要从焊盘内侧引出，而且检测线要尽量细、尽量短，最好走差分对。

晶振走线：晶振是敏感元件，走线要短、要直、要远离干扰源。晶振下方不要走任何信号线，最好铺地铜并打过孔屏蔽。晶振的负载电容要尽量靠近晶振放置，走线要短而粗。如果晶振是差分输出，要走差分线；如果是单端输出，要走地线包围。

3. 铺铜实战：从铜皮到地平面的核心环节实现

铺铜是PCB设计里最“玄学”的环节。有人说铺铜能提高抗干扰能力，有人说铺铜会导致EMC问题；有人说铺铜能散热，有人说铺铜会增加寄生电容。其实这些说法都对，但都有前提条件。铺铜的效果取决于你怎么铺、铺在哪里、铺什么网络。这一章我会从铺铜的基本原理讲起，然后是AD里铺铜的实操步骤，最后聊一聊铺铜的常见问题和解决方案。

3.1 铺铜的基本原理与作用

铺铜的本质是在PCB的空白区域填充铜皮，通常连接到地网络或电源网络。铺铜的作用主要有四个：提供低阻抗回流路径、屏蔽电磁干扰、辅助散热、平衡铜分布。

回流路径前面已经说过了，这里再强调一下。在高速电路里，信号线的回流电流总是走阻抗最小的路径。如果信号线下面有一块完整的地铜，回流电流就会在铜皮上紧贴着信号线走，形成一个很小的回流环路。环路面积越小，辐射和干扰越小。所以铺铜的第一原则是：保持地平面的完整性，不要随意切割。

屏蔽电磁干扰是指铜皮可以吸收和反射电磁波，减少外界干扰进入敏感电路，也减少内部干扰辐射出去。但屏蔽效果取决于铜皮的完整性和接地质量。如果铜皮被切割得支离破碎，或者接地过孔太少，屏蔽效果就会大打折扣。

辅助散热是指铜皮可以把热量从发热元件传导出去，增加散热面积。对于功率器件来说，铺铜是必不可少的散热手段。但铜皮的散热效果取决于铜厚、面积和通风条件。1盎司铜厚的散热能力有限，如果需要更好的散热，可以用2盎司铜厚或者加散热过孔。

平衡铜分布是指在大面积空白区域铺铜，可以防止PCB在制造过程中因为铜分布不均而翘曲。这个作用在多层板里尤其重要，因为多层板的层间压力很大，如果铜分布不均，压合后很容易翘曲。

3.2 AD铺铜的实操步骤与参数设置

AD里铺铜有两种方式：多边形铺铜（Polygon Pour）和矩形填充（Fill）。多边形铺铜是主流方式，可以自动避让走线和焊盘，支持多种网络和间距设置。矩形填充主要用于小面积填充，比如焊盘之间的连接，不支持自动避让。

多边形铺铜的实操步骤是这样的：首先选择“Place”→“Polygon Pour”，然后在弹出的对话框里设置铺铜参数。关键参数有四个：网络（Net）、层（Layer）、间距（Clearance）、避让模式（Pour Over）。

网络选择地网络（GND）或电源网络（VCC）。如果是地铜，一般选GND；如果是电源铜，选对应的电源网络。层选择顶层或底层，也可以选内层。间距设置铺铜和走线、焊盘之间的最小距离，一般设6mil到10mil。避让模式有三种：Pour Over All Same Net Objects（覆盖同网络对象）、Pour Over All Objects（覆盖所有对象）、Don't Pour Over Same Net Objects（不覆盖同网络对象）。我一般选“Pour Over All Same Net Objects”，这样同网络的焊盘和走线会被铜皮覆盖，减少热阻。

设置好参数之后，用鼠标画出铺铜区域。画的时候要注意，铺铜区域要覆盖整个板框，但不要超出板框。画完之后右键确认，AD会自动计算铺铜形状并避让障碍物。如果铺铜结果不理想，可以双击铺铜区域重新编辑，或者右键选择“Polygon Actions”→“Repour”重新铺铜。

铺铜之后还要做一件事：打过孔。铺铜和地平面之间的连接靠过孔，过孔越多，接地阻抗越低，屏蔽效果越好。我一般每隔100mil到200mil打一个地过孔，在发热元件周围和敏感电路周围加密到50mil。过孔的大小一般是0.3mm孔径、0.6mm焊盘，这个尺寸兼顾了载流能力和加工成本。

3.3 铺铜的常见问题与解决方案

问题一：铜皮里面有走线怎么避让？这是新手最常问的问题。AD的铺铜会自动避让走线，但前提是走线和铺铜的网络不同。如果走线和铺铜是同网络，铺铜会覆盖走线，不会避让。如果你想让同网络的走线也被避让，可以在铺铜设置里选“Don't Pour Over Same Net Objects”。另外，如果走线在铺铜之后才画，铺铜不会自动更新，需要手动Repour。

问题二：铺铜之后DRC报错怎么办？铺铜之后DRC报错，最常见的原因是间距不够。AD默认的铺铜间距是10mil，但如果你在规则里设了更大的间距，铺铜就会报错。解决办法是调整铺铜间距或者调整规则。另一个常见原因是孤岛铜皮（Island），就是铜皮上有一小块和主铜皮不相连的区域。孤岛铜皮会导致天线效应，应该删除。AD的铺铜设置里有“Remove Islands”选项，可以自动删除孤岛。

问题三：铺铜导致EMC问题怎么办？铺铜导致EMC问题，通常是因为铜皮被切割得太碎，回流路径不完整。解决办法是优化布局，减少走线对铜皮的切割；或者在关键信号线下方铺完整的地铜，不要被其他走线打断。另外，铺铜的接地过孔要足够多，否则铜皮本身就会变成天线。

问题四：电机驱动板上铺铜导致EMC问题怎么办？电机驱动板的开关噪声很大，铺铜如果不当，会把噪声耦合到整个地平面。解决办法是：功率地和信号地分开铺铜，中间用磁珠或0欧姆电阻连接；功率地铺铜要尽量靠近功率器件，减少环路面积；信号地铺铜要远离功率器件，必要时加屏蔽罩。

提示：铺铜不是万能的，有时候不铺铜反而更好。比如在高频电路中，如果铜皮不完整，反而会引入寄生电容和电感。所以铺铜之前一定要想清楚：这块铜皮是干什么用的？是回流、屏蔽、散热还是平衡？

4. 设计规则检查：从规则设置到问题排查的完整实录

设计规则检查（DRC）是PCB设计里最枯燥但最重要的环节。很多人画完板子直接导出Gerber，连DRC都不跑，结果板子回来发现短路、断路、间距不够，只能飞线补救。我个人的习惯是，在布局阶段就跑一次DRC，走线阶段每完成一个模块就跑一次，铺铜之后再跑一次，导出Gerber之前再跑一次。每次跑完都要仔细看每一条报错，确认是误报还是真问题。

4.1 设计规则的核心参数与设置逻辑

AD的规则设置界面在“Design”→“Rules”里，里面有很多类规则，但常用的就那么几个：Electrical（电气规则）、Routing（走线规则）、Manufacturing（制造规则）、High Speed（高速规则）、Placement（布局规则）。

电气规则里最重要的是Clearance（间距）和Short-Circuit（短路）。间距规则定义了不同网络之间的最小距离，比如走线和走线之间、走线和焊盘之间、焊盘和焊盘之间。短路规则定义了不允许短路的网络对。间距规则可以针对不同网络设置不同的值，比如电源线和信号线之间的间距可以设大一点，信号线和信号线之间可以设小一点。

走线规则里最重要的是Width（线宽）和Via（过孔）。线宽规则定义了不同网络的最小、最大、推荐线宽。比如电源线最小20mil，信号线最小6mil。过孔规则定义了过孔的最小孔径、最大孔径、推荐孔径。这些规则可以根据网络类（Net Class）来设置，比如把所有电源网络归为一个类，统一设置线宽。

制造规则里最重要的是Hole Size（孔径）和Solder Mask（阻焊）。孔径规则定义了最小钻孔直径，一般设0.2mm到0.3mm。阻焊规则定义了阻焊开窗的大小，一般比焊盘大2mil到4mil。

高速规则里最重要的是Impedance（阻抗）和Differential Pair（差分对）。阻抗规则定义了目标阻抗和允许误差，差分对规则定义了差分线的间距和等长要求。这些规则在高速电路里必须设置，否则信号质量无法保证。

4.2 DRC执行与报错解读

DRC的执行很简单，在“Tools”→“Design Rule Check”里点“Run Design Rule Check”就行。但报错解读才是关键。AD的DRC报错分几个等级：Error（错误）、Warning（警告）、Info（信息）。Error是必须解决的，Warning是建议解决的，Info是参考信息。

常见的Error有：Clearance Violation（间距违规）、Short-Circuit（短路）、Un-Routed Net（未布线网络）、Width Violation（线宽违规）。间距违规是最常见的，通常是因为走线太靠近焊盘或另一根走线。解决办法是调整走线位置或者放宽间距规则。短路通常是因为走线交叉或者铺铜覆盖了不该覆盖的网络。解决办法是检查走线路径和铺铜设置。未布线网络通常是因为忘了连某根线，解决办法是补上。线宽违规通常是因为走线宽度小于规则要求，解决办法是加宽走线。

常见的Warning有：Hole Size Violation（孔径违规）、Solder Mask Violation（阻焊违规）、Silk to Solder Mask（丝印到阻焊）。孔径违规通常是因为过孔太小，加工厂做不了。解决办法是加大孔径。阻焊违规通常是因为阻焊开窗太小，焊接时容易连锡。解决办法是加大开窗。丝印到阻焊通常是因为丝印压到了焊盘，影响焊接。解决办法是移动丝印。

4.3 常见DRC问题速查与避坑技巧

注意：DRC报错不一定是真问题，有时候是误报。比如某些加工厂允许更小的间距，或者某些特殊设计需要更小的间距。这时候可以在规则里针对特定网络或特定区域放宽要求。但放宽规则之前一定要确认加工厂能做，否则板子回来就废了。

4.4 导出Gerber前的最终检查清单

DRC跑完没问题之后，导出Gerber之前还要做几件事。第一，检查板框是否闭合，板框不闭合会导致加工厂无法识别板子外形。第二，检查层设置是否正确，顶层、底层、丝印层、阻焊层、助焊层、钻孔层都要有。第三，检查钻孔文件是否生成，钻孔文件缺失会导致加工厂无法钻孔。第四，检查Gerber文件是否完整，可以用CAM工具预览一下，看看有没有缺层、错层、重叠。

我个人的习惯是，导出Gerber之后用CAM350或者KiCad的Gerber Viewer预览一遍，确认每一层都正确。特别是阻焊层和丝印层，阻焊层开窗不对会导致焊接问题，丝印层压焊盘会导致识别困难。另外，钻孔文件要确认孔径和数量正确，过孔和安装孔不要搞混。

5. 从实战中总结的AD画PCB经验与技巧

前面四章讲了走线、铺铜、设计规则检查的核心内容，这一章我想聊一聊我在实际项目中总结出来的一些经验技巧。这些技巧有些是教科书上不会写的，有些是只有真正做过板子的人才会懂的。希望能帮你少走弯路。

5.1 布局阶段的三个关键决策

布局是PCB设计里最重要的环节，布局决定了走线的难度和板子的性能。我个人的经验是，布局阶段要做三个关键决策：功能分区、电源流向、敏感元件位置。

功能分区是指把板子分成几个功能区，比如电源区、数字区、模拟区、接口区。每个功能区尽量集中放置，减少跨区走线。电源区要靠近电源输入，数字区要靠近数字接口，模拟区要远离数字区，接口区要靠近板边。

电源流向是指电源从输入到输出的路径要清晰、短、直。电源输入先经过保护电路，再经过滤波电路，再经过稳压电路，最后分配到各个功能区。电源路径上的元件要按顺序排列，不要绕来绕去。

敏感元件位置是指晶振、基准源、传感器这些敏感元件要远离干扰源，最好放在板子的角落，周围铺地铜屏蔽。晶振要靠近MCU放置，走线要短而直。基准源要远离功率器件，必要时加屏蔽罩。

5.2 走线效率提升的五个快捷键

AD的快捷键很多，但常用的就那么几个。我总结了五个最能提升走线效率的快捷键：P→T（交互式布线）、Shift+W（切换线宽）、数字键1/2/3（切换层）、空格键（切换角度）、Shift+空格（切换走线模式）。这五个快捷键用熟了，走线速度能提升一倍。

另外还有几个辅助快捷键：Ctrl+鼠标滚轮（缩放）、Shift+鼠标滚轮（平移）、V→F（适应板框）、V→D（适应文档）、Ctrl+D（切换显示模式）。这些快捷键虽然不直接参与走线，但能帮你快速定位和查看。

5.3 铺铜与DRC的联动技巧

铺铜和DRC是联动的，铺铜之后一定要跑DRC，因为铺铜可能会引入新的间距违规或短路。我个人的习惯是，铺铜之后先跑一次DRC，看看有没有报错；如果有报错，先确认是铺铜引起的还是走线引起的；如果是铺铜引起的，调整铺铜间距或避让模式；如果是走线引起的，调整走线位置。

另外，铺铜之后要检查孤岛铜皮。孤岛铜皮是铺铜上的一小块和主铜皮不相连的区域，会导致天线效应。AD的铺铜设置里有“Remove Islands”选项，可以自动删除孤岛。但有时候孤岛铜皮是有用的，比如散热焊盘上的孤岛铜皮可以辅助散热。所以删除孤岛之前要确认一下。

5.4 从其他EDA工具转AD的注意事项

如果你是从Cadence Allegro、Mentor PADS、KiCad这些工具转过来的，有几个地方要注意。第一，AD的规则设置和Allegro不一样，Allegro的规则是约束管理器，AD的规则是规则对话框，逻辑不同但功能类似。第二，AD的铺铜和Allegro不一样，Allegro的铺铜是动态铜皮，AD的铺铜是多边形铺铜，避让逻辑不同。第三，AD的快捷键和PADS不一样，PADS的快捷键是单键，AD的快捷键是组合键，需要适应。

另外，AD的文件格式和Allegro、PADS不兼容，导入导出需要转换。AD支持导入Allegro的BRD文件和PADS的PCB文件，但转换后可能会有丢失或错误，需要仔细检查。导出Gerber的格式是通用的，RS-274X格式所有工具都支持。

5.5 嘉立创EDA与AD的对比与选择

嘉立创EDA是国内很流行的免费EDA工具，和AD相比有几个区别。第一，嘉立创EDA是云端工具，不需要安装，打开浏览器就能用；AD是本地工具，需要安装和授权。第二，嘉立创EDA的元件库和嘉立创的元器件商城打通，可以直接下单采购；AD的元件库需要自己维护。第三，嘉立创EDA的规则设置比AD简单，适合新手；AD的规则设置更灵活，适合复杂项目。第四，嘉立创EDA的铺铜和DRC比AD简单，但功能也少一些。

我个人的建议是，如果是简单的两层板、四层板，嘉立创EDA完全够用；如果是复杂的高速板、多层板，AD更合适。另外，嘉立创EDA的教程和社区很活跃，新手可以从嘉立创EDA入手，熟悉之后再转AD。

5.6 常见问题与排查技巧实录

问题一：AD中PCB上器件不能选中怎么办？这通常是因为器件被锁定了，或者层设置不对。解决办法是右键选择“Filter”→“All Objects”，或者按Shift+F打开过滤器，确认器件层是否可见、是否被锁定。

问题二：AD隐藏铺铜怎么操作？按L打开层设置，找到Polygon Pour层，取消勾选即可隐藏。或者按Ctrl+D打开显示模式，选择“Hide Polygons”。

问题三：AD在铜皮里面走线怎么避让？如果走线和铺铜是同网络，铺铜不会避让；如果走线和铺铜是不同网络，铺铜会自动避让。如果想让同网络的走线也被避让，可以在铺铜设置里选“Don't Pour Over Same Net Objects”。

问题四：AD怎样给元件添加3D封装？在PCB库编辑器里，选择“Place”→“3D Body”，然后选择STEP文件导入。导入后调整位置和方向，保存即可。3D封装可以用于3D预览和机械检查。

问题五：AD导出Gerber文件教程？在“File”→“Fabrication Outputs”→“Gerber Files”里设置。关键参数有：单位（英寸或毫米）、格式（RS-274X）、层（选择所有需要的层）、钻孔（生成钻孔文件）。设置好之后点“OK”导出。

问题六：AD拼版怎么操作？AD的拼版功能在“Place”→“Embedded Board Array”里。可以设置阵列的行数、列数、间距，然后选择要拼版的PCB文件。拼版时要注意板边间距和V-CUT位置。

问题七：PCB线宽电流对照表怎么用？前面已经给了一个估算表，但实际用的时候还要考虑铜厚、温升、走线长度。关键电源线建议留50%余量，大电流走线建议用铜皮代替走线。

问题八：PCB层叠厚度怎么设置？在“Layer Stack Manager”里设置。四层板的典型叠层是：顶层信号-地-电源-底层信号，介质厚度根据阻抗要求调整。六层板可以加两层信号层，八层板可以加两层电源层。

问题九：反激式开关电源PCB怎么画？反激式开关电源的PCB布局很关键，功率环路要尽量小，反馈环路要远离功率环路，Y电容要靠近变压器。走线要粗，铺铜要完整，接地要单点接地。

问题十：网络变压器PCB走线怎么走？网络变压器的走线要差分对走线，等长等距，阻抗控制100欧姆。变压器下方不要走线，最好铺地铜屏蔽。变压器的中心抽头要接电源或地，根据应用决定。

5.7 我个人的实操心得

最后分享几个我个人的实操心得。第一，画板子之前先画个草图，把功能分区和电源流向标出来，这样布局的时候心里有数。第二，走线的时候先走电源线和地线，再走高速信号线，最后走普通信号线。第三，铺铜的时候先铺地铜，再铺电源铜，地铜要完整，电源铜可以分割。第四，DRC跑完之后不要急着导出Gerber，先用3D预览看一下，确认元件没有干涉、板子没有翘曲。第五，导出Gerber之后用CAM工具预览一遍，确认每一层都正确。

还有一个技巧：AD的“Cross Select Mode”功能很实用，可以在原理图和PCB之间交叉选择。在原理图里选中一个元件，PCB里对应的元件也会高亮；在PCB里选中一个元件，原理图里对应的元件也会高亮。这个功能在布局和调试的时候非常方便。

另外，AD的“PCB Panel”可以快速查看和选择网络、元件、差分对、规则等。我一般把PCB Panel固定在右侧，随时查看网络和规则。还有“Properties Panel”可以快速修改走线宽度、过孔尺寸、铺铜参数等，不用每次都打开规则对话框。

提示：AD的版本更新很快，不同版本的菜单和快捷键可能略有不同。我用的版本是AD 24，但核心功能从AD 17到AD 24基本一致。如果你用的是更早的版本，有些功能可能没有，但核心思路是一样的。