企业官网建设流程全解析

做开关电源这么多年，我最大的感触就是：画原理图只是第一步，真正让人头大的是EMC整改。特别是PSR（Primary-Side Regulation，原边反馈）架构的开关电源，省掉了光耦和副边反馈电路，成本低了、体积小了，可在EMC设计上一点都不省心。很多工程师都会遇到同样的情况：功能、效率都调好了，一上EMC测试台就超标，然后开始一轮又一轮地换磁珠、加电容、改绕变压器。这篇文章，我把PSR开关电源EMC设计的完整思路和实战技巧整理出来，包括噪声源头怎么定位、吸收网络参数怎么选、变压器和Y电容怎么配合、PCB布局有哪些硬规矩，以及三种常见超标波形的排查方法。内容适合正在做小功率充电器、适配器、LED驱动电源或辅助电源的硬件工程师，也适合刚接触开关电源设计、想少走弯路的朋友。

1. PSR电源的EMC痛点拆解：先搞清楚噪声从哪里来

1.1 PSR架构的特点：省掉光耦的代价是EMC回旋余地变小

PSR反激电源之所以在小功率市场普及，核心优势就是省掉了光耦、431和副边基准，输出电压通过辅助绕组或者变压器绕组分压来采样，控制IC直接驱动原边开关管。这个架构把物料成本压得很低，同时也让隔离电源的反馈回路变得简单。但硬币的另一面是：反馈采样和功率开关在同一个原边区域，控制IC的地和功率地挨得很近，变压器绕组既承担功率传输又承担信号采样，EMC设计的回旋余地被压缩得很小。

普通光耦反馈的反激电源，副边有独立的采样电路，原边控制IC只管开关动作，功率噪声和反馈信号还能物理分开。PSR不一样，辅助绕组上的电压波形里面既有输出电压信息，又叠加了开关尖峰和高频振铃。如果你在采样线上不做滤波，这些噪声会直接进入IC的反馈引脚，导致环路抖动、恒压精度变差，甚至让开关频率附近出现额外的干扰带。所以做PSR电源的EMC设计，第一步不是急着加滤波器件，而是先接受一个现实：你手上的廉价方案，噪声耦合渠道比想象中多。

另外，PSR为了兼顾不同负载和变压器，控制IC的输出驱动能力往往设计得比较强。驱动强就意味着开关沿更陡，di/dt和dv/dt更大，高频分量更丰富。很多PSR电源一测试就超标，不是原理图缺了什么，而是驱动电阻、吸收网络和布局根本没有为EMC留出余量。

1.2 三大高频骚扰源：开关节点、二极管恢复、漏感振铃

PSR反激电源的EMC问题，追根溯源都离不开三个高频骚扰源。

第一个是原边MOSFET的开关节点。MOSFET导通和关断时，漏极电压在极短时间内爬升或跌落，这个节点的dv/dt非常惊人，典型值可以到几十伏每纳秒。高dv/dt通过MOSFET的散热器对地电容、变压器绕组间的寄生电容，形成位移电流i=C*dv/dt。这个位移电流就是共模噪声的源头，频率上去了，电流可一点不小。你去看很多电源的传导超标频段，都集中在开关动作的谐波上，原因就在这。

第二个是副边整流二极管的反向恢复。反激电源输出整流二极管在关断瞬间，PN结里的少数载流子要复合掉，形成一个反向恢复电流尖峰。这个尖峰和变压器的漏感、二极管的结电容一起振荡，频率通常落在几十兆赫兹到一百多兆赫兹。这个频段正好是辐射发射测试最敏感的区域，所以二极管附近处理不好，辐射超标几乎是板上钉钉的事。

第三个是变压器漏感与分布电容形成的振铃。反激变压器的漏感无法消除，只能减小。关断瞬间漏感能量无处释放，会和MOSFET的输出电容Coss谐振，在Vds上形成一个高频衰减振荡。这个振铃经过整流后就是开关节点上的复杂杂讯，通过空间耦合或者线缆传导出去。

我自己调试时习惯先拿近场探头在板子上扫一圈，看看哪个区域能量最集中。如果探头靠近MOSFET散热器时信号最强，那共模源头基本锁定；如果靠近副边二极管时信号最强，那麻烦出在整流回路上。这样做的好处是，不用盲目去猜滤波器该加在哪，直接对症下药。

1.3 差模与共模：两条路径要分开治理

很多人在EMC整改时容易陷入一个误区：传导超标就拼命加滤波器，加了一堆电容电感，结果改善不大。原因很简单，你没有分清超标的是差模噪声还是共模噪声，这两条路径的处理方式完全不同。

差模噪声走的是火线和零线之间，源头主要是输入电流的脉动。反激电源的输入电流是断续的脉冲串，含有大量开关频率谐波，这些谐波通过输入电容的ESR、ESL和线路阻抗向外传播。解决差模问题的核心是给输入电流脉冲提供一个低阻抗回路：加X电容、加大输入电解电容容量、加差模电感都有效果。

共模噪声走的是火线/零线对大地之间。高压侧的dv/dt节点通过寄生电容对大地注入位移电流，然后从LISN的50Ω电阻上流回来，形成测试仪器读到的共模电压。共模路径上的关键器件是Y电容、共模电感、变压器屏蔽结构和散热器接地方式。解决共模问题，不是单纯把某个电容加大就行，要整体考虑高频回流路径。

判断差模还是共模有一个笨办法：在电源输入端串一个共模电感，如果超标频段明显下降，说明共模成分占主导；如果没什么变化，那就是差模的问题。或者把Y电容临时断开再看，共模超标通常会和Y电容的取值强相关。

这个表格是我自己总结的优先级参考。实际项目里噪声不会那么干净地分开，但先判断类型、再动手改硬件，效率会高很多。

2. 源头控制：MOSFET和整流管的吸收网络参数设计

2.1 MOSFET Vds尖峰与RCD箝位：先算能量再调参数

反激电源关断瞬间，MOSFET漏极电压等于输入电压、变压器反射电压、漏感尖峰三者叠加。反射电压由匝比和输出电压决定，漏感尖峰则完全来自漏感中储存的能量。任何漏感能量没有得到妥善处理，都会在Vds上形成尖峰，而且这个尖峰还会和分布电容谐振，变成高频振铃。

RCD箝位电路的作用，就是把漏感尖峰的能量吸收掉，同时限制Vds不超过MOSFET耐压。RCD的参数不是随便拍的，我一般按这个思路走：先用示波器看Vds尖峰，确认不加箝位时的原始尖峰有多高；然后设一个箝位电压，通常是反射电压的1.5到2倍；根据漏感能量和开关频率估算箝位电阻上的功耗，再反推电阻取值。C的取值一般在1nF到10nF之间，R在几十kΩ到几百kΩ。C太小，箝位电压纹波大，Vds还是会有尖峰；C太大，箝位电路响应慢，负载突变时可能把过压能量顶到MOSFET上。最直接的调法是：示波器接Vds，从小到大调C，看到尖峰被平滑地钳在目标电压附近，同时R上温度可控。

很多工程师给RCD加了之后发现，Vds尖峰确实压下来了，但辐射还是超标。这时候要明白一点：RCD对低频尖峰有效，对几十MHz的振铃基本无能为力，因为电容在高频下阻抗已经很低，吸收效果有限。针对高频振铃，我在实际项目中常用两个手段：一是在MOSFET的D极串一个高频磁珠，磁珠在振铃频率附近呈现高阻抗，能有效消耗振铃能量；二是在D-S之间并联几十pF到几百pF的小电容，增大Coss、减慢dv/dt，代价是增加容性开通损耗、降低效率。这两个手段属于补充措施，要根据辐射超标的具体频点来选用。

2.2 副边二极管的RC吸收：专治几十兆赫兹的振铃

副边整流二极管的反向恢复是辐射超标的头号嫌疑犯。二极管从导通切换到截止的瞬间，需要把存储电荷清空，反向电流突然被截断，再和变压器的次级漏感、二极管的结电容形成LC振荡。这个振荡频率高、能量集中，很容易在30MHz-100MHz频段露出一座“山”。

处理方式最有效的是在二极管两端并联RC吸收网络。电阻负责消耗振荡能量，电容负责给高频电流搭一条旁路。参数选择上，一个实用的做法是先用频谱仪或者近场探头确认振铃频率，然后用100pF左右的电容起步，往大试到振铃明显减弱为止。电阻从10Ω到100Ω之间试，以振铃最低且电阻不发烫为准。C值如果加得过大，每次开关动作都会让RC网络充放电，损耗会显著上升，小功率适配器上电容一般控制在100pF到470pF之间。

RC吸收的安装位置很关键。我踩过坑：把RC吸收放在二极管引脚比较远的位置，结果吸收效果大打折扣。因为吸收网络和二极管之间的走线电感，在高频下本身就是阻抗，把吸收回路和振铃回路隔开了。正确做法是RC尽量靠近二极管的两个引脚，走线短而粗，形成一个最小的吸收环路。有些空间局促的设计，会直接用贴片电阻电容贴着二极管焊，效果立竿见影。

2.3 栅极驱动电阻Rg：用一点点开关损耗换噪声余量

PSR控制IC的驱动输出能力通常偏强，如果栅极回路里没有电阻，MOSFET的开关沿会非常陡。开关沿越陡，Vds上的dv/dt和Ids里的di/dt就越大，高频谐波能量就越多。在栅极回路里串一个电阻Rg，是最简单也最实用的开关速度调节手段。

Rg变大，栅极充电变慢，开通过程变缓，di/dt下降，峰值电流振铃变小；同时关断过程变慢，dv/dt下降，共模位移电流跟着变小。代价是开关损耗上升，效率可能掉一点。在适配器这种对效率敏感的产品里，Rg不是越大越好。我的经验是，从厂家给出的推荐值开始，备好10Ω、22Ω、47Ω三个档位，逐个换上去测传导和辐射余量，同时记录温升。如果Rg调到47Ω噪声还没压下来，而效率已经掉了不少，就不要再往上加Rg了，说明问题不在开关速度，而在耦合路径。

还有一个容易被忽略的地方，PSR的反馈采样信号。辅助绕组整流后送给IC反馈引脚的电压，同样带有开关振铃。IC内部虽然有消隐时间，但采样引脚上的高频噪声依然可能影响环路稳定性。我通常在采样线上串一个小电阻，再对地并一个几十pF到几百pF的电容，把采样信号过滤干净。这个RC取值会影响反馈带宽，不能一味加大，但小电容对EMC和采样稳定性的改善非常直接，属于花费极小、收益明显的改动。

3. 变压器绕法与Y电容配合：把共模噪声压在源头

3.1 三明治绕法：漏感降下来了，电容耦合上去了

反激变压器的漏感是原边MOSFET和副边二极管振铃的能量来源之一。减小漏感最常用的手段是三明治绕法，也就是把次级绕组夹在初级绕组中间，让初级绕组分段、次级绕组被包在里面。这样做的直接收益是初次级耦合更紧密、漏感显著下降，Vds尖峰变小，原边的振铃能量减少。

但三明治绕法不是没有代价。初级和次级绕组的交叠面积变大，层间的寄生电容也随之增大。这个寄生电容正好是共模噪声跨过隔离带的通道。高频开关节点上巨大的dv/dt，通过这个寄生电容直接耦合到副边，再从输出线缆辐射出去，传导和辐射都可能恶化。所以三明治绕法带来的漏感收益，常常被共模耦合的代价抵消一部分。

实际设计时，我不建议把绕组结构拍脑袋定死。小功率PSR充电器常见的结构是“初级-次级-初级”的两段式三明治，漏感一般能控制在初级电感的3%到5%以内。如果实测漏感已经很低，但共模噪声明显偏大，可以考虑减少初级分段数，或者在初次级之间加屏蔽绕组，而不是一味追求更低漏感。变压器是源端，绕组结构的每一个细节都会直接影响滤波器的工作负担，多试几次绕线组合，通常比在板子上堆磁珠、贴电容更治本。

3.2 屏蔽绕组：位置和接法比绕不绕更重要

在初次级绕组之间加一层屏蔽绕组，是抑制共模耦合的重要手段。它的原理很简单：变压器绕组的dv/dt节点，会在交叠的绕组层间感应出位移电流，如果中间有一层导电结构并连接到合适电位，这些位移电流就会从屏蔽层流回源端，而不是跑到次级去。

屏蔽绕组的接法比绕不绕还重要。常规做法是铜箔绕满一个完整层，注意铜箔不能形成闭环，否则会在磁芯里感应出短路线圈，产生很大的涡流损耗。一般会在铜箔末端留一小段不搭接，并用绝缘带隔开。引出线要接到初级侧的“静地”，也就是输入电容负极那一侧的参考地，最好直接接在输入电容的负极端。如果屏蔽层接到了功率地环路里，噪声没被吸收，反而可能被引导到地的其他位置，EMC性能不升反降。我见过整机屏蔽绕组形同虚设的案例，基本就是引出线接错了位置。

屏蔽层和初、次级之间的绝缘也要认真处理。加了屏蔽结构之后，爬电距离和电气间隙依然要满足安规要求。用三层绝缘线或者加强绝缘胶带的地方不能省，否则EMC过了、安规过不了，前功尽弃。低成本方案里，有人用辅助绕组兼做屏蔽绕组，同时承担供电和反馈采样功能。这样做省一层绕组，但辅助绕组不是完整覆盖层，屏蔽效果有限，而且采样噪声也容易通过这个绕组进入控制IC。

3.3 Y电容取值：漏电流、传导、辐射三方拉扯

Y电容跨接在原边地和副边地之间，给高压侧dv/dt产生的位移电流提供一个低阻抗回流路径，让共模噪声在电源内部形成环路，而不是跑到LISN或者天线上。可以说，Y电容是PSR电源共模设计里的关键器件。

Y电容的取值面临着三方拉扯。从共模滤波角度看，容值越大，高频回路阻抗越低，对传导共模的抑制效果越好。但容值越大，流过人体的工频漏电流也越大，安规标准对便携设备漏电流有明确限制，Y电容加得太大直接违规。通常小功率适配器里，Y电容取值在220pF到2.2nF之间比较多见，具体要看产品的漏电流要求和Y电容所接的位置。如果加了1nF还压不住3MHz到10MHz的传导，再往上加Y电容的空间往往很小，这时应该去处理变压器屏蔽和共模电感，而不是死磕Y电容。

Y电容的安装位置和引脚长度同样重要。它跨接在安规隔离带上，很多工程师为了走线方便，把Y电容放在远离原边功率地和副边输出地的地方，引脚拉得老长。高频下引线电感会削弱Y电容的实际效果，所以Y电容务必靠近初次级地电位点，引脚尽可能短，最好是直接贴片安装在隔离带两端。测试排线、地线绕行等细节，也会影响传导假象，实测时要保持一致。

4. PCB布局布线实战：缩小环路面积和正确接地

4.1 功率环路面积：所有高频辐射的隐藏天线

PCB布局对EMC的影响之大，有时候甚至超过原理图设计。反激电路里有几个高频电流环路，每个环路在开关频率及其谐波上都有电流流过，环路面积越大，辐射天线效果越明显。处理高频环路的基本思路只有一个：让高频电流走的路径尽量短、面积尽量小。

最需要盯紧的环路有三个。第一个是原边侧输入电容、变压器初级绕组、MOSFET三个元件组成的功率回路。MOSFET开关瞬间，这个回路里的电流变化率极高，回路面积一旦铺大，磁通辐射直接反映在辐射发射上。第二个是副边整流二极管、输出电容、变压器次级绕组组成的整流回路。二极管反向恢复尖峰在这个回路里振荡，面积大了直接把振铃辐射出去。第三个是RCD箝位电路、RC吸收网络各自形成的小回路，这些吸收回路如果和主功率回路共享一段长走线，吸收效果会变差。

具体操作上，我一般先画一个“电流从哪里来、到哪里去”的草图，标出每个高频环路包含的引脚和走线，然后把所有元件尽量紧密地摆放。输入电容要靠近变压器初级引脚和MOSFET漏极；输出电容要贴着二极管和变压器次级引脚；吸收网络的元件顺着功率路径走，不要单独绕一圈。用过的板子里，很多EMC余量不足的设计，问题都出在回流地线被拉得太长，把本来不大的环路硬生生撑成了一根天线。

4.2 接地策略：功率地、信号地、控制IC地分开走

接地是所有电源设计里又关键又容易糊涂的部分。PSR电源的原边侧同时存在大电流功率地和微弱信号地，两者之间只隔着一小块铜皮。如果功率地的瞬态电流压降叠加到控制IC的地参考上，反馈采样、电流采样都会出现误差，严重时甚至导致环路抖动。

我的做法是星型接地或者单点汇合。功率回路的地电流从输入电容负极直接流回初级绕组的地端，信号地（控制IC地、采样电阻地）在IC附近独立走一小段，最后在输入电容负极处汇合。采样电阻的地线要单独回到IC的GND引脚，不要借道功率地的干线。栅极驱动走线、变压器初级高压节点附近，绝对不要平行走长距离的采样线，避免容性耦合把开关噪声灌进反馈引脚。

控制IC去耦电容的位置也很容易被忽略。PSR控制IC的VDD引脚需要一个低阻抗的去耦路径，电解电容负责低频储能，陶瓷电容负责高频滤除，两者都要尽量靠近IC引脚。如果去耦电容离得远，IC内部供电会受功率开关动作干扰，表现为驱动波形边缘抖动、开关频率附近出现杂散，这对EMC来说是一个隐藏的恶化因素。

4.3 散热器、Y电容引脚和隔离带的处理细节

很多小功率PSR电源为了散热，会给MOSFET加一个小散热片。散热片相当于一个裸露的金属平面，和MOSFET漏极之间的绝缘垫片构成一个几十pF的电容。漏极上的高dv/dt通过这个电容对地注入位移电流，散热片就成了一根共模噪声天线。处理手段有两个方向：一是让散热片接一个确定的电位，通常是接到输入电容负极的静地；二是使用导热但低介电常数的绝缘垫片，减小耦合电容。实际项目中，散热片的安装方式和接地位置，经常是共模传导超标的隐性原因。

Y电容的位置在前面已经提过，要短、要紧贴隔离带。还有一个小细节，Y电容的焊盘本身也有寄生电感，如果板子空间允许，用多个小封装并联比用一个大的Y电容高频特性更好，不过对绝大多数产品，一个位置正确的Y电容就够了。

隔离带下面的铺铜和走线也要检查。初级和次级之间的安全间距区域，不要铺地铜、不要走信号线。有些工程师为了充分利用板面积，在隔离带下方加了一条细地线，这在EMC上等于给初级噪声和次级电路之间搭了一条耦合通道，同时还埋下安规隐患。好的layout应该让隔离带干净利落，初次级之间只通过Y电容和变压器形成有限的耦合路径。

5. 三种典型EMC超标现象与排查实录

5.1 150kHz-300kHz传导超标：差模滤波不够

传导测试中，150kHz到300kHz的超标是最常见的一类，尤其集中在开关频率基波附近。如果你看到超标点正好是开关频率（比如65kHz）的2倍、3倍谐波，而且谱线间隔整齐，基本可以判断是差模噪声偏大。反激电源输入电流是脉动的，输入电容和滤波器对基波低次谐波的抑制能力不足时，就会在这个频段冒出尖峰。

处理手段有几招。第一招是加大输入电解电容容量，给脉动电流一个更低的阻抗源。第二招是加X电容和差模电感，组成π型滤波。小功率PSR电源的差模电感量一般在几十μH到几百μH，选型时要确认电感在最大输入电流下不饱和，否则滤波效果在高电流下会明显退化。第三招是适当降低开关频率，让基波避开限值曲线最紧的频段，但开关频率通常由IC和变压器设计决定，改动空间有限。

我处理过的某款20W适配器，就是65kHz基波和2次谐波同时在150kHz到250kHz超线。加大输入电解电容容量后2次谐波降了，基波还压在线上，最后在输入端加了差模电感才把低频段余量拉出来。低频段不要一上来就上共模电感，共模电感对差模分量没什么帮助，反而可能因为绕制不对称引入新的差模分量。

5.2 3MHz-10MHz传导超标：共模路径没封住

3MHz到10MHz是开关电源传导测试最容易超标、也最考验整改功力的频段。这个频段的噪声主要不是开关基波的低次谐波，而是高dv/dt节点产生的宽带共模包络，通过变压器绕组电容、散热器对地电容等耦合路径流到LISN上。

判断共模超标的方法前面提过：断Y电容对比测试。把Y电容断开后，如果超标幅度继续升高，说明Y电容起到的回流作用大于它引入的噪声，路径是有效的，但余量不够；如果断开后超标幅度不变，说明噪声根本没走Y电容这条路，问题出在变压器耦合或布局上，加再大的Y电容也是白费。

针对共模传导，我常用的排序是：检查Y电容位置和取值，检查变压器屏蔽绕组接法，最后再考虑加共模电感。共模电感对几MHz到十几MHz的共模抑制很有效，但共模电感也有自己的寄生电容，频率太高时电感感抗下降，抑制能力会失效。选型时注意额定电流覆盖输入峰值电流，两绕组绕制对称性要好。某款5W电源在4MHz附近超标，断Y电容后更严重，确认Y电容有效但不够，后来在变压器初次级之间加了一层铜箔屏蔽并正确接地，超标点的余量一下多了6dB，比加大Y电容效果还明显。

5.3 30MHz-100MHz辐射超标：振铃在作怪

辐射超标是我觉得最费时间的环节，因为辐射的超标点和板上具体元器件的位置、走线、参考地都有关系。不过也别慌，小功率PSR电源的辐射超标，大部分集中在这几种情况：MOSFET关断振铃太高、副边二极管反向恢复振铃太强、吸收回路距离失效源太远。

排查辐射问题的必备工具是频谱仪和近场探头。把板子通电运行，用H场探头沿着功率回路扫描，从输入电容、MOSFET、变压器、副边二极管一路走过去，看哪个位置附近信号最强。探头贴近副边二极管时能量最大，就把RC吸收参数再调一轮；贴近MOSFET散热器时能量最大，就检查散热器接地和栅极驱动电阻。定位到源头后，改动方向会非常明确。

实际项目里我遇到过某款充电器在40MHz附近辐射超线，近场探头扫了一圈，信号最强点在输出二极管的位置。把RC吸收从100pF加到220pF，同时把电阻从47Ω换成22Ω，谐振阻尼明显改善，40MHz附近的鼓包被压平了。还有一次是磁珠串在MOSFET漏极上，效果意外地好，把100MHz附近的尖峰吞掉了。这类改动成本低，但对振铃频率很敏感，参数需要现场试，如果没有近场探头，就只能靠盲试，效率低而且容易改出副作用。

辐射整改还有一个容易被忽略的环节：线缆。电源的输出线缆长度、摆放方式会影响辐射测试结果，因为线缆本身可以当天线。近距离扫描时，只夹住板子附近的线缆，测出来的能量不一定代表整机实际辐射水平。整改时把线缆摆成实际使用状态，再对比改动前后的数据，才有参考价值。

这篇文章里写的很多参数，都是我一个个项目试出来的。PSR开关电源的EMC设计没有一招鲜的办法，源端吸收、变压器结构、滤波器件、布局布线四样东西要放在一起平衡。最后再分享一个我个人的习惯：每次改板之前，先用近场探头把当前版本的频谱扫一遍存成基线，后面每改一处就对比一次。另外，示波器测量Vds和振铃波形时，探头的接地线一定要用弹簧地线夹，不要用长地线，否则你看到的振铃有一半是探头自己带来的杂散。电源调多了你会发现，做好EMC不只是会按计算器，更多的是靠现场对波形的判断和对布局细节的较真。