企业官网建设流程全解析

GPIO 配置为输入状态时，没有统一固定的“阻值”，要看具体模式：

浮空输入时，芯片手册一般不给“电阻值”，而是给输入漏电流，例如 ±1 µA、±100 nA。等效电阻可估算：

[
R_{in} \approx \frac{V_{in}}{I_{leak}}
]

例如 3.3 V 下漏电流 1 µA，等效约3.3 MΩ；漏电流 100 nA，等效约33 MΩ。

注意：

• 如果 GPIO 悬空，电压会不确定，容易受干扰，所以一般不要悬空。
• 需要固定电平时，常用外部4.7 kΩ～10 kΩ上拉/下拉。
• 芯片未上电或电压超过 VDD/GND 时，ESD 保护二极管可能导通，万用表测出的低阻没有意义。

结论：浮空输入一般视为高阻，通常 >1 MΩ，常见几十 MΩ；开启内部上拉/下拉时通常几十 kΩ。具体值要查对应芯片 datasheet。

测试 GPIO 的漏电流时，核心原则是排除内部上拉/下拉电阻的干扰，让引脚处于纯粹的“高阻”状态。标准配置方法是：将 GPIO 设为输入模式，并确保内部上拉和下拉电阻均被禁用。

🧪 标准测试配置

根据多家芯片厂商（如 TI、ST）的数据手册，在进行 I/O 漏电流（I_lkg）测试时，需遵循以下设置：

1. GPIO 模式：配置为输入模式。
2. 内部电阻：禁用（Disable）内部上拉和下拉电阻。这是最关键的一步，因为开启的内部电阻（通常几十 kΩ）会提供一条额外的电流通路，使测得的漏电流远大于芯片真实的引脚漏电流。
3. 测试电压：在引脚上施加V_SS（地）或 V_CC（电源电压），并测量流入或流出引脚的电流。

📝 不同场景下的配置细节

• 浮空输入 vs. 上拉/下拉输入：

  • 浮空输入：这是测量引脚本身漏电流（Pin Leakage）的标准模式。引脚对外呈高阻态，此时测得的电流即为数据手册中定义的 I_lkg。
  • 上拉/下拉输入：如果你测量的是内部上拉/下拉电阻的漏电流，或者是在特定应用场景（如低功耗休眠）下的漏电流，则需要启用相应的内部电阻。但需注意，此时测得的电流主要流经内部电阻，而非引脚本身的漏电流。例如，一个 50kΩ 的内部上拉电阻在 3.3V 下，即使引脚无外部连接，也会有约 66µA 的电流流过，这远大于引脚本身的 nA 级漏电流。

• 未使用引脚的配置：
  对于未使用的 GPIO，为避免因引脚悬空导致输入缓冲器振荡而产生额外功耗，通常建议将其配置为输入模式，并启用内部上拉或下拉电阻，以将其固定在一个确定的电平。但这与“测量引脚漏电流”的目的不同，需加以区分。

⚠️ 测试注意事项

1. 使用高阻抗测量设备：测量 nA 或 µA 级电流时，万用表或源测量单元（SMU）的输入阻抗需要足够高。若使用普通万用表（输入阻抗约 10MΩ），其自身会成为负载，导致测量值偏低。
2. 注意相邻引脚的影响：数据手册通常会注明，如果相邻引脚有反向电流注入，测得的漏电流可能会高于最大值。测试时，应确保被测引脚周围无其他信号活动。
3. 区分引脚漏电与内部逻辑漏电：当输入电压处于 V_DD/2 附近时，输入缓冲器的 PMOS 和 NMOS 可能同时微弱导通，产生从 VDD 到 GND 的“穿通电流”。这并非真正的引脚漏电流，但会显著增加功耗。因此，测试时应将引脚电压固定在明确的逻辑高或低电平（即 V_CC或 V_SS）。

💎 总结

测试引脚漏电流 = 输入模式 + 禁用内部上拉/下拉 + 施加固定电平（VCC 或 GND）。