企业官网建设流程全解析

IEEE 1687 IJTAG嵌入式仪器访问架构

一、从 IEEE 1149.1 到 IEEE 1687

1.1 边界扫描技术的历史背景

在现代集成电路（Integrated Circuit，IC）设计与制造中，可测性设计（Design for Testability，DFT）始终是保证芯片良率、降低测试成本、缩短上市时间的核心手段之一。早在上世纪八十年代末，随着表面贴装技术（Surface Mount Technology，SMT）和球栅阵列（Ball Grid Array，BGA）封装的普及，电路板上的芯片引脚越来越难以用传统的物理探针（bed-of-nails）逐个接触测试。为了解决这一问题，业界提出了边界扫描（Boundary Scan）的概念，并在 1990 年将其标准化为 IEEE 1149.1 标准，也就是我们今天常说的 JTAG（Joint Test Action Group，联合测试行动组，取自制定该标准的工作组名称）。

IEEE 1149.1 的核心思想是：在芯片的每个输入/输出引脚上放置一个边界扫描单元（Boundary Scan Cell），这些单元首尾相连构成一条边界扫描寄存器（Boundary Scan Register，BSR）。测试时，通过一条串行的四线或五线接口——测试时钟（TCK）、测试模式选择（TMS）、测试数据输入（TDI）、测试数据输出（TDO），以及可选的测试复位（TRST）——把测试数据串行地移入、移出芯片内部，从而在不接触内部节点的情况下观察和控制引脚电平。

<