企业官网建设流程全解析

“电容不就是两个极板中间夹个介质嘛，仿真里边放个理想C不就行了？”——说实话，我刚开始用PSpice建电路模型的时候也是这么想的。直到有一次做开关电源的滤波仿真，仿真结果里纹波干净得能当镜子用，实际上板子测出来却全是毛刺，怎么都对不上。后来才意识到，问题不在电路拓扑，也不在控制环路，是在我根本没把电容的真实特性带进仿真里。

电容，在原理图上是“C”，在教科书里是“隔直通交”，但在真实世界里，它同时藏着一个电阻、一个电感和一堆说不清道不明的损耗机制。把PSpice用明白的人，和只会放元件的人，差距往往就体现在这里：前者会给电容建模，后者只会双击改容值。

这篇文章就专门聊电容模型，属于无源器件系列的第二篇（第一篇讲电阻，文末简单带过）。我会从理想模型怎么失效讲起，再把常用的几类电容等效模型、PSpice里的搭建方法和验证手段逐个拆开，最后把我这些年建模过程中踩过的坑一起倒出来。适合对PSpice有基础操作、想深入做电源滤波、信号完整性或者高精度模拟电路仿真的朋友参考。

1. 为什么一个“电容”需要单独建模型：从理想元件到真实元件的差距

1.1 理想电容模型到底错在哪里

先说说理想电容。PSpice里放置一个C，只需要给容值，比如C1 1 0 10U，意思是节点1到地之间是一个10uF的理想电容。理想电容的阻抗公式很简单：

Z = 1 / (2πfC)

频率越高，阻抗越小。在电路仿真里，看起来没问题：10uF电容对100kHz的纹波，阻抗约0.16Ω，对10MHz的噪声，阻抗约0.0016Ω。滤波效果应该非常好才对。

但真实世界不这么演。你把一个10uF的贴片陶瓷电容焊到板子上，用阻抗分析仪去扫，会发现频率往上走的时候，阻抗并不会一直往下掉。扫到某个频率点，阻抗会到达一个最低值，然后开始反弹，越往高频阻抗反而越大。

理想电容模型永远模拟不出这个“从往下走到往上走”的转折，因为这个转折的本质是电容内部的寄生电感在作怪。电感这东西的阻抗是随频率升高的，当它和电容串联在同一个回路里，高频段就会反过来主导整个器件的阻抗特性。

1.2 真实电容里的三件套：ESR、ESL与漏电阻

一个真实的电容，从外部引脚往里看，可以等效成这样一个串联结构：引脚和内部电极的寄生电感（ESL）、电极材料和介质的等效串联电阻（ESR）、以及真正的电容本体C。也就是说，从电路模型的角度看，真实电容应该是一个串联的RLC网络，而不是孤零零一个C。

再往细了说，电容两极板之间的绝缘介质并不是绝对绝缘的，总会有一条非常细小的漏电通路。在模型里表现为并联在C两端的一个大电阻，通常叫Rp或绝缘电阻，数值一般在几十兆欧到几千兆欧之间，取决于介质材料和电容种类。电解电容漏电相对大，绝缘电阻可能只有几兆欧甚至更低，陶瓷和薄膜电容就好很多。

还有个常被忽略的东西叫介电吸收，就是介质在充电后会把一部分电荷“储存”在内部，外部放电放干净之后，它还会慢慢往外吐电荷，导致电容两端电压来回漂。介电吸收在PSpice里有专门模型可以模拟，但对大多数电源和信号电路仿真来说，影响主要体现在采样保持电路、积分器等对电荷极其敏感的场景，常规建模不需要纳入第一优先级。

为了不把文章写成教科书，我先把结论放这儿：做工程仿真时，最常用的电容模型是串联RLC，外加一个可选的大并联电阻。这基本上覆盖了90%的工程场景。

1.3 频率升高后电容为什么会变成“电感”

理解电容模型的关键，是记住那个“阻抗先降后升”的曲线。串联RLC网络的总阻抗按这个公式算：

Z_total = sqrt( ESR^2 + (ωL - 1/(ωC))^2 )

低频段，1/(ωC) 远大于 ωL，容性主导，阻抗随频率升高而降低，斜率在双对数坐标下是 -20dB/dec。高频段，ωL 远大于 1/(ωC)，感性主导，阻抗随频率升高而升高，斜率变成 +20dB/dec。中间存在一个谐振点，此时 ωL = 1/(ωC)，电感和电容的阻抗刚好抵消，总阻抗只剩下ESR，这就是阻抗曲线的最低点。

谐振频率的计算公式很常用，建议直接记住：

fo = 1 / (2π√(LC))

举个例子。一个10uF的贴片陶瓷电容，封装是0402，典型ESL大约0.5nH到1nH，ESR大约几毫欧。取ESL=1nH、ESR=5mΩ算一下：

fo = 1 / (2π × √(1nH × 10uF)) = 1 / (2π × √(1e-14)) ≈ 1.59MHz

也就是说，这颗“10uF电容”在超过1.59MHz之后，阻抗就会开始上升。到10MHz时，它的阻抗约等于 ωL = 2π×10M×1nH ≈ 63mΩ，已经比200kHz时的1/(2π×200k×10u)≈80mΩ低不了多少了，再往上更是越走越高。这正好解释了为什么你在电源输入端并了一个10uF大电容，高频噪声还是压不住——因为高频段它已经变成电感了，你得再并一个小容值的电容，比如100nF，让它去负责更高频段的滤波。

电容值变小，谐振频率会往高处移。同样ESL=1nH，100nF电容的谐振频率：

fo = 1 / (2π × √(1nH × 100nF)) ≈ 15.9MHz

所以大电容管低频、小电容管高频，本质上的原因是不同容值对应不同的自谐振频率区间。理解了这条曲线，你对电源去耦设计里“大小电容搭配”这件事的认知，会从口诀层面上升到模型层面。

2. 电容模型的常见形态：从三元件等效到频变复合模型

2.1 最简单的实用模型：串联RLC

串一个电感L再串一个电阻R，和电容C串在一起，就构成了电容最实用的等效模型。

这个模型能抓住一个电容最主要的频域行为：低频容性、高频感性、谐振点附近表现为纯阻性。你关心的自谐振频率、高频阻抗抬升、谐振点的阻尼大小，全都能反映出来。

具体到PSpice里，模型参数如下：

2.2 带漏电支路的四元件模型

在串联RLC基础上，再在电容本体两端并联一个大电阻Rp，模拟介质漏电。Rp的加入会带来一个很实际的影响：电容直流隔离能力变差一点点——不是绝对的隔离，而是有一个很大的直流泄漏通道。在交流仿真里，低频阻抗不再是无限大，而是被Rp封顶。

最典型的应用场景是电荷放大器、峰值采样保持电路、积分器。这类电路里，电容上的电荷会通过Rp缓慢泄放，导致输出偏移或跌落。仿真中如果不带Rp，你永远不会看到这个跌落过程，做出来的采样保持电路可能在实际板子上根本无法保持住电压。

四元件模型还有一个更精确的变体：把Rp拆成两个不同时间常数的并联支路，去模拟介质吸收效应。不过这个模型参数提取非常麻烦，通常要用专用软件测介电吸收谱，工程中用得少，知道有这回事就行。

2.3 多支路并联模型与频率相关特性

ESR这个东西，严格来说不是一个常量。电解电容的ESR在低温下会明显增大，陶瓷电容的ESR随频率和直流偏压也会发生变化。对大部分仿真来说，用一个固定ESR值已经够用。但如果做的是高保真PDN阻抗分析或者大功率电源的损耗仿真，固定ESR就会引入偏差。

一种工程上常用的折中方案，是使用多支路并联模型，即多个不同容值、ESR、ESL组合的RLC支路并联起来，模拟一颗电容在不同频段的表现。比如一个大容量电解电容，在低频段容值大、ESR高，高频段受引脚和内部结构影响。可以把它拆成一个低频支路和一个高频支路并联：

支路1：C=470uF, ESR=0.1Ω, ESL=15nH（主频段） 支路2：C=10nF, ESR=0.05Ω, ESL=3nH（补偿高频段）

在PSpice里就是把两个RLC串联支路接在相同两个节点之间。因为并联关系，总阻抗近似等于两个支路阻抗的并联，高频段由小电容支路主导，低频段由大电容支路主导，整体阻抗曲线比单支路模型平滑不少。

2.4 模型复杂度怎么选：别一上来就上最重的

这里我要泼一盆冷水：模型不是越复杂越好。做仿真之前先问自己，这次仿真关心的是什么频段、什么物理量。

拿DC-DC转换器的输入去耦电容仿真来说，关心的主要是开关频率附近（比如几百kHz到几MHz）的阻抗，串联RLC模型足够了。你非要套上介电吸收模型，仿真时间变长、收敛变难，结果却没有本质区别，纯属给自己找麻烦。

反过来，如果你做的是高速数字电路电源完整性分析，关心的是从10kHz到1GHz的PDN阻抗，那单一固定ESR的串联RLC模型明显不够，必须用多支路模型，甚至需要导入厂家提供的S参数模型。

我一般按这个表做选择：

模型选型本身就是仿真的重要一环。选定了模型，下一步就是用PSpice把它实现出来。

3. 在PSpice里把电容模型搭起来：从基本元件到子电路

3.1 用普通R、L、C直接搭模型

最简单粗暴的方式是直接在原理图里放三个元件：一个C、一个R、一个L，全部串联。两个外部端点分别是电感的一端和电容的一端。出于习惯，我会把电感放在靠引脚外侧的位置，电容放在最里侧，电阻夹在中间：

节点1 -- L -- 节点3 -- R -- 节点4 -- C -- 节点2

这样的排布和真实物理结构是一致的：外部引脚先遇到寄生电感，然后电极电阻，然后才是电容本体。

在PSpice Capture里操作非常直接：放置R、L、C三个元件，把属性值分别改成你提取出的ESR、ESL和C值。三个元件串联，外露两个引脚就是“等效电容”的两个端点。

但有几个细节需要注意。L的值不允许填0，如果某个封装你查不到ESL，宁可给一个1pH也不要不给，否则仿真会报电感过小的错误。R也一样，不要填0，给一个极小值（比如1微欧），因为无阻尼的谐振网络会导致瞬态仿真出现持续振铃，曲线难看得没法看，数值上也容易引起收敛问题。

容值、电感值、电阻值全部用小写字母做单位后缀，PSpice支持MEG、K、M、U、N、P、F这类后缀，注意M是毫（Milli），MEG才是兆，写反了就是一千倍的差别。1毫欧写成1M会被当成1兆欧，这个坑我亲眼见过有人踩。

3.2 参数从哪来：规格书与封装估算

ESR可以从datasheet里找，注意看测试条件。厂商通常会在100kHz或1kHz条件下标ESR，频率不同ESR会有差异。对做开关电源滤波来说，拿100kHz测试条件下的ESR做全频段仿真是个偏保守的做法，实际高频ESR会稍低一些，但误差通常不影响工程判断。

ESL datasheet里给出的情况比较少，一般靠经验公式和封装估算。贴片陶瓷电容的ESL主要由封装尺寸决定，0402大约0.3~0.5nH，0603大约0.5~1nH，0805大约1~1.5nH。插件电容因为有较长的引脚，ESL会明显更大，常见几nH到十几nH。铝电解电容的ESL就更大了，十几nH到几十nH都很正常。

拿不到具体参数时，可以先用现有阻抗曲线做参数拟合。后面第4节我会详细讲怎么从AC扫描曲线反推ESL和ESR。

3.3 用子电路封装模型，方便反复调用

如果你只是仿真一两次，直接串联RLC就够了。但做工程项目时，一颗电容往往要在一张原理图里使用很多次，每一次都要拖三个元件去串联，原理图会变得非常乱。更好的做法是用PSpice子电路（Subcircuit）把模型封装成一个带参数的元件。

子电路的网表格式长这样：

.SUBCKT CAP_MODEL 1 2 PARAMS: C_VAL=10U ESR_VAL=5M ESL_VAL=1N L1 1 3 {ESL_VAL} R1 3 4 {ESR_VAL} C1 4 2 {C_VAL} .ENDS CAP_MODEL

解释一下：.SUBCKT声明子电路名字和外部引脚节点编号，这里两个引脚分别是节点1和节点2。PARAMS定义一个可配置的参数列表，调用时可以按需传值。L1、R1、C1 是子电路内部的元件，值用花括号里的参数表达式指定。

在Capture中使用时，可以把它放在一个单独的仿真库文件里，每次仿真时通过Include文件把库加进来，然后直接调用这个子电路符号，双击设置C_VAL、ESR_VAL、ESL_VAL三个数值。这样原理图上干干净净，调参也集中方便。

子电路方式还有一个额外的好处：如果后续想从串联RLC模型升级到多支路模型，只需要修改子电路内部网表结构，外部引脚和调用方式都不变，不影响已经画好的原理图。

4. 用AC扫描给模型“体检”：阻抗曲线与谐振点分析

4.1 搭建一个能直接读出阻抗的测试电路

模型搭好了，怎么验证对不对？最直接的手段是AC扫描，画阻抗-频率曲线。

这里分享一个我经常用的技巧。要测一个电容模型的阻抗，可以在测试电路里放一个值为1的交流电流源，AC幅度设为1A。根据欧姆定律，Z = V/I，I固定为1A，那么电容两端的电压数值就直接等于它的阻抗数值。仿真跑完，直接把节点电压曲线读出来，纵轴就是阻抗值。

具体设置如下：

V1（或者直接不用）无 I1：AC = 1A，直流值为0 电容模型：接在节点 IN 和 GND 之间

AC扫描设置在1Hz到100MHz之间，使用对数扫描，每十倍频程取100个点。设置语句：

.AC DEC 100 1 100MEG

注意：电流源的AC幅值必须给到精确的1，否则电压读数不能直接当阻抗用。这也是我推荐这种测量方式的原因，省去了任何换算。

4.2 读阻抗曲线的三个关键位置

跑完AC仿真，把曲线拖到探针窗口，双对数坐标下你会得到一条典型的电容阻抗曲线。这条曲线有三个位置必须会看。

第一个是低频段。曲线大概按 -20dB/dec 的斜率往下走，这一段的阻抗近似等于1/(2πfC)，你可以用它来粗略验证容值有没有设对。取低频段某个频率点 f1 的阻抗值 Z1，反推 C = 1/(2πf1Z1)，如果算出来和设定容值一致，说明低频行为正确。

第二个是谐振谷底。这是整条曲线的最低点，对应的就是自谐振频率 fo。在这个频率上，电感和电容的阻抗抵消，理论上总阻抗等于ESR。所以你读谷底纵轴对应的阻抗值，就能快速验证ESR的设置是否正确。比如你设ESR=5mΩ，谷底阻抗应该在5mΩ附近，误差不超过10%。

第三个是高频段。过了谐振点，曲线开始以 +20dB/dec 的斜率往上爬，这一段基本由ESL主导，阻抗近似等于2πfL。取某个高频点的阻抗，反推 ESL = Z/(2πf)，如果和设定值一致，说明高频段行为正确。

4.3 从曲线反推模型参数：没有数据手册也能建模

上面说的是验证已知参数的情况。实际工作中更多遇到的是另一种情况：手里只有一颗实物电容，没有完整datasheet，甚至不知道型号。这时候AC仿真的曲线可以作为参数提取的工具。

做法是这样的：先用阻抗分析仪或者网络分析仪测出实物电容的阻抗曲线，然后我在PSpice里搭一个可调参数的串联RLC模型，反复调ESL、ESR、C，直到仿真曲线和实测曲线贴合。三个参数互不影响三个频段：C调低频段、ESR调谷底、ESL调高频段，调参起来逻辑很清晰，不会出现调了一个其他全乱的情况。

如果手上没有分析仪，也可以把规格书里的典型阻抗曲线截图导入，或者找到标称容值、损耗角正切（tan δ）这两个参数。利用ESR = tan δ / (2πfC)的关系，可以在测试频率下估算出ESR，再结合封装尺寸估算ESL，也能搭出一版八九不离十的模型。

4.4 再配合瞬态分析看看时域表现

AC扫描验证的是电容在频域上的表现，但很多电路问题最终要回到时域看。给这个模型加一个阶跃电流或者一个脉冲电压源，观察电容两端电压的波形。

一个带ESR、ESL的电容在瞬态响应上，和理想电容有明显的区别。理想电容在阶跃电流下，电压是线性上升的直线；而串联RLC模型在电流突变的瞬间，ESL会先产生一个快速电压尖峰，然后电压按照RC时间常数逐渐建立。这个尖峰在开关电源的MOSFET开关瞬间特别明显，而且往往就是EMI问题的来源之一。

在PSpice里做瞬态分析时，建议设置最大仿真步长，不然谐振频率太高的时候，PSpice会自动加很多内插点，仿真速度会变得很慢：

.TRAN 0.1U 10M 0 10N

.TRAN 语句的最后一个参数是最大步长，这里设置成10ns。步长过大会淹没谐振点的细节，过小会拖慢仿真，一般按开关频率的100到1000倍来取就差不多。

5. 建模型过程中那些容易翻车的地方：我踩过的坑

5.1 单位后缀和值域：一个字母错了就是千倍差异

PSpice的单位后缀规则，是我见过新手犯得最多的错误，而且这种错误非常隐蔽——仿真不会报错，只是结果对不上。必须清楚：所有元件值都带有单位，后缀只是给前面数字加一个倍率。

后缀列表（大小写敏感）： F = 1e-15（飞） P = 1e-12（皮） N = 1e-9（纳） U = 1e-6（微） M = 1e-3（毫） K = 1e3（千） MEG = 1e6（兆）

特别注意M和MEG的区别。原理图里如果想把电阻填成1兆欧，直接写“1M”，PSpice会理解成1毫欧。相差一百万倍。我之前有一次做高阻抗缓冲电路仿真，算出来的偏置电压怎么都不对，排查了两个小时，最后发现就是Rp漏电阻的值写错了。

另外，数值的书写不要带空格，10 U这种写法PSpice不认。整数与后缀之间直接连写，例如10U、1N、0.01。如果数值是小数，像0.000000001这种，建议用1N而不是写一长串0，阅读和排错都方便。

5.2 瞬态仿真的初始条件与收敛问题

带寄生参数的电容模型在瞬态仿真里，比理想电容更容易触发收敛问题。原因很简单：RLC网络存在一个固有谐振频率，如果仿真步长在谐振频率附近没有足够的采样密度，迭代算法就会出现数值振荡，最终报“收敛失败”退出。

解决办法从三个方向入手。

第一，设置合理的初始条件。电容两端电压如果是已知的，在仿真开始前用IC=属性给电容赋一个合理的初值，可以帮仿真器跳过第一个极易振荡的启动阶段。也可以直接在.TRAN语句里加UIC（Use Initial Conditions）关键字，让仿真器完全按照你给的初始条件跑。

第二，调整仿真精度参数。在仿真配置里加上：

.OPTIONS RELTOL=0.01 ABSTOL=1U VNTOL=1M

这三个选项的含义分别是相对误差容限、电流绝对误差容限、电压绝对误差容限。默认值往往偏严，会导致小电流高阻抗电路难以收敛。适度放宽后，很多无解的仿真能顺利跑完，而精度损失在工程范围内可接受。

第三，检查是否有浮空节点。两个电容串联的电路，中间节点对地没有直流通路，PSpice对这种节点经常报警，严重的会直接让仿真失败。解决办法是在这个节点对地并联一个非常大的电阻，比如1GΩ，它不影响正常电路行为，但能给仿真器一条明确的直流路径。

5.3 扫描范围不够，看不到谐振点

这个问题特别容易出现在刚接触模型验证的时候。我把AC扫描范围设置为100Hz到1MHz，想着开关电源也就几百kHz，完全够用了。结果跑完一看，整条曲线都在下降，根本没有出现谐振谷底和高频上升段，我还以为模型搭建有误。

后来才反应过来，我之前仿真的那颗10uF电容，自谐振频率在1.59MHz附近。1MHz远远低于谐振点，当然看不到谷底。这就相当于让你去看一座山的全貌，你却只站在山脚下往上看，自然什么都看不全。

验证电容模型时，扫描上限至少要覆盖自谐振频率的10倍。如果你估算的谐振频率在1.6MHz，建议扫描上限直接拉到100MHz。这样一来，完整的“下降-谷底-回升”特征才能呈现在曲线上。这也是我在4.1节里推荐AC扫描上限直接设100MEG的原因。

5.4 模型复杂度和电路规模的博弈

PSpice有个老毛病：仿真规模一大，速度就会变得很吃紧。一个原理图里如果几百个电容全部用多支路模型，每颗电容四五个内部节点，光寄生节点就上千个，瞬态仿真会跑得让人怀疑人生。

我的习惯是分级处理。顶层系统仿真阶段，关注的是整体功能，所有电容一律用理想模型或者串联RLC三元件模型，保证仿真速度快、调参方便。到了局部电路精细验证阶段，比如专门分析某个DC-DC的稳定性或者PDN阻抗，只把那几颗关键电容替换成带漏电或多支路的高精度模型，其他部分保持低复杂度。

这样做的好处很明显：既保证了关键的精度，又不至于把整张原理图的仿真速度拖垮。工程仿真的本质是在精确度和成本之间找平衡，一味堆复杂度不是本事，知道在哪里精确、在哪里简省，才是用PSpice建模的核心功力。

最后再分享一个我自己的习惯：每建完一个电容模型，我都会把模型参数、来源（datasheet截图、计算过程或者拟合曲线）、验证扫描的截图整理成一个短文档，和仿真工程放在一起。三个月后你回头再看这个仿真，绝不会记得当初这颗电容的ESR是按100kHz数据取的还是按1kHz取的。不把参数来源记清楚，模型做得再准，复用的时候也是一堆玄学。

建电容模型的活儿，说到底就是把一颗真实电容在频域上的那点“性格”复刻进仿真工具里。这件事本身不难，难的是理解每个模型参数背后的物理意义，以及知道什么时候该在模型上较真、什么时候该赶紧收手。能拿捏好这个度，PSpice才算真正在你手里“高级”起来。