企业官网建设流程全解析

做三相并网变流器的人，迟早会碰到电网电压不平衡这个坎。特别是当电网发生故障、电压跌落时，并网电流波形经常直接走样——三相不再对称，甚至出现畸变。很多初做这个方向的人，第一反应是"电网都没好好供电，我的变流器怎么撑得住"，但实际上问题不在电网，而在你的控制策略里没有做正负序分离。

这篇文章，我把整个"三相逆变/整流并网、正负序分离、电网电压不平衡跌落时消除负序电流"的项目思路从头到尾拆一遍，包括为什么需要做正负序分离、分离原理怎么落地、控制环路怎么改、仿真怎么搭、参数怎么整定，以及我踩过的几个坑。想做并网逆变器、并网整流器、或者做故障穿越研究的，这篇文章应该能帮你省下不少自己摸索的时间。

1. 项目核心问题与整体方案思路

1.1 电网电压不平衡时，并网电流为什么会跟着乱

先看一个最基本的场景。正常电网三相对称，电压的幅值一样、相位互差120°，这时候你用经典的dq旋转坐标系下的电流环控制并网变流器，整套系统运行在一个稳定的工作点上，正序分量就是全部，控制起来非常顺手。

但一旦电网发生单相跌落、两相跌落，三相电压变得不对称，这时候用对称分量法分解，电压就会产生正序分量、负序分量，有时候还会伴随零序分量。三相三线制系统里零序没有通路，可以不考虑，但负序分量是实实在在的。

负序分量的频率是基波频率，旋转方向与正序相反。对dq电流环来说，正序dq坐标系里，负序分量不再是直流，而是变成了一个2倍频的交流扰动。PI调节器对交流量是有差调节，压不下去，于是电流环跟不上，电流波形里会出现负序成分，表现出来就是三相电流幅值不一致、相位偏移，总电流畸变。

这里的关键点在于：电网电压不平衡时，并网电流的不对称不完全是"被动"的物理结果，很大一部分是控制系统没有对负序电压做出正确响应造成的。你让电流环去跟踪三相对称的正弦指令，但被控对象（含负序电压的电网）的模型在dq域里是时变的，普通的PI控制在这种时变模型下没法做到无静差跟踪。

想要消除负序电流、维持并网电流三相对称，第一步就是要把控制对象里那些"捣乱"的负序成分单独识别出来，然后专门处理。这就是正负序分离的价值。

1.2 消除负序电流的两个技术路线：标量控制与矢量控制

行业内处理负序电流，主流有两条路线。

一条是标量控制，也叫间接电流控制。思路比较简单：在静止坐标系（abc或αβ）下直接用PR（比例谐振）调节器跟踪正弦电流指令，因为PR调节器在基波频率处有无限增益，正序和负序的基波分量都能被无静差跟踪，不需要单独去分离正负序。优点是结构简单、对参数不敏感，缺点是动态响应相对慢一些，而且PR调节器的离散化实现需要仔细处理谐振频率偏移问题。

另一条是矢量控制，也就是dq旋转坐标系下的控制。标准做法是：用双同步坐标系，一个坐标系以正序角速度旋转，另一个以负序角速度旋转。在正序dq坐标系里控制正序电流，在负序dq坐标系里控制负序电流。负序电流的指令直接给定为0，这就能实现在电网电压不平衡跌落时，并网电流自动保持三相对称。

我做的这个项目走的是第二条路线。原因也很实际：矢量控制可以沿用现有成熟的dq电流内环结构，故障穿越时还能灵活地切换"负序电流抑制模式"和"有功无功波动抑制模式"，后面对接具体工程需求时会更有余地。

核心控制框图可以这样理解：电网电压经过采样后，先通过正负序分离模块，得到正序电压uq_PLL所需的输入；然后锁相环PLL锁定正序电压相位；电流内环里，正序电流和负序电流分别在各自坐标系里闭环控制，正序电流环给正序电压指令，负序电流环给负序电压指令，两个电压指令叠加后做SVPWM调制。

整个过程拆成四个核心环节：电网电压的正负序分离、PLL锁相、正序电流控制、负序电流抑制。下面逐个展开。

2. 正负序分离的数学基础与工程实现

2.1 对称分量法：正序、负序、零序到底怎么来的

要讲正负序分离，绕不开对称分量法。这是电力系统分析的基本工具，也是正负序分离算法的数学起点。

三相电压不平衡时，任意一组三相相量Ua、Ub、Uc，都可以分解成三组对称的相量：

• 正序分量：幅值相等、互差120°、相序为A-B-C，旋转方向为逆时针。
• 负序分量：幅值相等、互差120°、相序为A-C-B，旋转方向为顺时针。
• 零序分量：幅值相等、相位相同。

用复数表示，就是：

Ua = Ua_pos + Ua_neg + Ua_zero
Ub = Ub_pos + Ub_neg + Ub_zero
Uc = Uc_pos + Uc_neg + Uc_zero

工程上计算时，通常先变换到αβ静止坐标系。设Uα、Uβ是三相电压在两相静止坐标系下的分量，则正序和负序分量可以表示为：

Uα_pos = (Uα - j·Uβ) / 2
Uβ_pos = (j·Uα + Uβ) / 2
Uα_neg = (Uα + j·Uβ) / 2
Uβ_neg = (-j·Uα + Uβ) / 2

这里面j代表90°的相位滞后。实际实现时，最常用的做法是用延时法：把αβ分量延时1/4个基波周期（5ms，50Hz系统），再按上面的公式做加减运算，即可得到正序和负序分量。

比如正序分量的计算，可以写成这样的时域实现逻辑：

取Uα当前值和Uα延时1/4周期的值、Uβ当前值和Uβ延时1/4周期的值，按照公式组合相加。负序分量同理。整个分离算法对基波频率精确有效，延时误差会直接影响分离精度。

2.2 工程实现选型：DSOGI-PLL与解耦双同步坐标系

正负序分离并不只有延时法一种。我实际用的是另一种更稳健的方案——DSOGI（双二阶广义积分器）。

DSOGI的核心思路是：在αβ静止坐标系里，用两个二阶广义积分器分别对α轴和β轴电压进行滤波，得到与输入同相位的基波分量和正交分量（滞后90°）。从这两个正交信号里，就能构建出正序和负序电压分量，这正是2.1小节的公式所需要的输入。

DSOGI的传递函数是：

G(s) = k·ω0·s / (s² + k·ω0·s + ω0²)

Q(s) = k·ω0² / (s² + k·ω0·s + ω0²)

其中ω0是谐振角频率（工频），k是阻尼系数。k取值影响带宽：k越小，滤波越干净、动态响应越慢；k越大，响应越快但谐波滤除能力下降。工程上常用值在0.7到1.4之间，我最终取的是1.0，兼顾响应速度和滤波能力。

DSOGI的好处是：它不仅完成正负序分离，还顺便把电压谐波滤掉了一部分，对不平衡跌落时的电压采样质量提升明显。而且它本身是与频率相关的，需要PLL提供频率信号来实时修正谐振频率，这两个模块天然耦合在一起，所以工程实现上通常做成一整个DSOGI-PLL模块。

PLL部分用的是解耦双同步坐标系PLL。为什么要解耦？因为直接同步坐标系PLL在不平衡电压下，dq轴里混入了2倍频负序纹波，锁出来的相位是有波动的，直接用它做坐标变换会产生相位误差，进一步恶化电流波形。解耦之后，正序PLL和负序PLL各自工作在自己的坐标系里，负序PLL输出的角度不参与正序电流控制，只影响负序电流控制，这样逻辑就干净了。

这里分享一个实践经验：PLL带宽不要调得太高。电网不平衡跌落时，电压相位通常有短时扰动，PLL带宽太高会加剧振荡，太低又会影响故障穿越的响应速度。常规整定我建议PLL带宽控制在10Hz~20Hz范围内，实际取15Hz左右比较稳。

2.3 分离精度与控制效果的关联性分析

正负序分离的精度直接决定了负序电流抑制效果的天花板。

如果分离出来的负序电压分量不准，比如幅值偏大或相位偏了角度，负序电流环的输入模型就是错的，负序电流抑制效果会打折扣。更麻烦的是，如果分离出的正序分量里混入负序成分，PLL锁相角度会带2倍频纹波，整个dq坐标系都跟着抖。

我自己测试时有个很明显的现象：DSOGI的k值取0.5时，负序分离出来的波形干净，但动态响应慢，故障刚跌落的前5个ms里负序电流抑制效果不够，电流会出现一个明显的过冲尖峰；k值取2.0时，响应快了，但电压谐波也跟着进来，负序电流的纹波变大，最后波形不够干净。

后来我把k值调到1.0，同时在电流环输出端加了一个2倍频陷波器，两边都照顾到了。这个组合在实际测试中表现比较稳，电流THD能控制在2%以内。

注意：DSOGI的离散化实现里，谐振频率会产生数字偏移，需要根据实际开关频率和采样频率实时修正，否则基波频率处的增益会偏离理论值，导致分离出稳态误差。

3. 不平衡跌落场景下的并网控制策略

3.1 正序电流环与负序电流环的双坐标系控制结构

正负序分离做好了，剩下的就是在控制环路上把两个坐标系的工作分配好。

整体控制结构可以分成三层：

第一层是电压外环（针对整流模式）。直流母线电压经过PI调节器，输出正序有功电流指令Id_pos_ref。无功电流指令Iq_pos_ref通常根据需求给定，比如单位功率因数时给0。

第二层是电流内环。正序电流环工作在正序dq坐标系里，对Id_pos和Iq_pos闭环；负序电流环工作在负序dq坐标系里，Id_neg_ref和Iq_neg_ref直接给定为0，目标就是彻底消除负序电流。

第三层是电压指令合成。正序dq坐标系下的电压指令和负序dq坐标系下的电压指令经过各自的反变换后叠加，得到αβ坐标系下的总电压指令，交给SVPWM调制。

电流环控制器的选择上，正序电流环我用了标准的PI加解耦控制，解耦项是电感和电网电压前馈。这里需要注意：由于负序分量在正序dq坐标里表现为2倍频扰动，所以正序电流环里还需要加一个2倍频谐振控制器，或者干脆在反馈通道加陷波器把2倍频纹波滤掉，否则正序电流也会受到负序电压的影响。

负序电流环的控制策略我做了简化——负序电流环本身不用做解耦，因为负序分量在三相平衡指令下本来就该为0，负序电流环只需要把负序dq坐标系里的两个电流压到0即可。但负序电流环的PI参数需要单独整定，不能直接照抄正序电流环。

3.2 不平衡跌落类型对控制策略的影响

电网电压不平衡跌落的具体形式会影响控制难度，需要区分对待。

单相跌落是最常见的场景。比如A相电压跌落到0.5pu，B、C相正常。这时候负序电压分量的幅值取决于跌落深度，跌落越深，负序占比越大。跌落深度20%（即残余电压80%）时，负序电压幅值大约6.7%；跌落深度50%时，负序电压幅值约16.7%。负序分量越大，电流环压力越大，需要的调节器增益越高。

两相跌落时，负序分量更大，对控制环路的考验更强。极端情况是两相电压直接跌到0，这时候负序电压幅值等于1/3的正序电压幅值，负序电流抑制的难度最大，PWM调制比余量可能不够，出现过调制。

我在仿真和样机测试中都跑过这两类工况，一个明显的区别是：单相跌落时，负序电流抑制后可以做到三相电流THD基本不变；两相跌落较深时，负序电压太大，电流环输出容易饱和，此时需要配合限幅逻辑和电压前馈补偿，否则电流波形会在故障切除瞬间出现尖峰。

零序分量方面，三相四线制系统需要考虑，但三相三线制并网变流器没有零序回路，可以不处理。

3.3 限流与故障穿越的配合逻辑

做故障穿越控制，光有负序电流抑制还不够，还要考虑限流。

电网电压跌落的瞬间，如果控制环路还按原来的电流指令走，并网点电压降低会导致功率传输能力下降，为了维持功率，电流指令会飙升，很可能超过功率器件的安全电流。这时候有两种选择：

一种是不管有功无功，先按最大允许电流输出；另一种是通过算法计算在电流限制内维持特定功率。实际工程中，我倾向于混合策略：

• 检测到电压跌落深度超过阈值时，首先把电流指令限幅到1.1倍额定电流以内。
• 在电流裕度允许的前提下，优先保证无功电流输出，因为无功支撑是故障穿越的关键需求。
• 剩余电流裕度分配给有功电流，直流母线电压由有功电流维持。

负序电流抑制和限流逻辑之间的配合有个注意点：负序电流环的指令给0，等效于占了一部分电流环的控制带宽资源；在深度跌落时，如果负序电流环压不住负序电流，很可能导致PWM过调制甚至触发过流保护。此时我建议可以做动态切换——轻中度跌落时全力抑制负序电流；深度跌落（比如残余电压低于0.2pu）时，放弃完全抑制负序电流，优先保证功率器件安全，等故障切除后再回到完全抑制模式。

这种策略在样机的故障穿越测试里表现很稳定，既保证了电网电流质量，也避免了硬件损伤。

4. 仿真验证与关键参数整定

4.1 仿真模型搭建与不平衡跌落工况设置

做这个项目，仿真阶段我建议直接用MATLAB Simulink搭一个完整的并网变流器模型。模型包含以下几个关键部分：

• 三相电压源（带不平衡跌落控制，可以设置跌落类型、跌落深度、跌落持续时间）。
• 三相L或LCL滤波器。LCL需要注意谐振峰阻尼，我仿真时用了L型加无源阻尼电阻，简单有效。
• 变流器模型（理想开关模型或平均模型皆可，建议先用平均模型跑通控制逻辑，再用开关模型验证调制细节）。
• DSOGI-PLL模块。
• 正负序电流控制环路。
• SVPWM调制模块。

不平衡跌落工况的设置，我通常这么配：

单相跌落：A相电压在0.3s时从1.0pu跌到0.5pu，持续0.2s，0.5s时恢复。两相跌落：A、B相同时跌到0.65pu，持续0.2s。三相平衡跌落：三相电压同时跌到0.2pu（平衡跌落，没有负序分量），持续0.15s，这个用来对比验证控制策略的正确性。

4.2 电流环PI参数整定方法与计算过程

电流环PI参数整定，是这类项目里最影响最终效果的环节。我用的方法是从被控对象传递函数出发，按典型I型系统整定。

电流环被控对象是滤波电感加变流器延迟。L型滤波器下，电流对电压的传递函数是：

G(s) = 1 / (L·s + R)

其中R是电感等效串联电阻加上线路电阻，一般较小。

考虑数字控制的延迟（一拍采样延迟加一拍PWM更新延迟，总共约1.5个开关周期），电流环的开环传递函数近似为：

Go(s) = Kp·(1 + Ki/(Kp·s)) / (L·s + R) · e^(-1.5·Ts·s)

工程简化处理时，把PI调节器的零点配置到被控对象极点附近，即Ki/Kp = R/L，这样开环传函变成一阶积分加延迟。然后按增益裕度要求选择开环截止频率。通常取开关频率的1/10到1/5作为电流环截止频率。

举例：开关频率10kHz，采样频率10kHz，L = 5mH，R = 0.5Ω。取截止频率fc = 1kHz。

L·s + R在1kHz处的幅值为：

|j·2π·1000·0.005 + 0.5| = |31.4j + 0.5| ≈ 31.4

若按PI零点抵消极点，则被控对象加PI后近似为Kp/(L·s)。在截止频率处，开环增益等于1：

Kp / (L·2π·fc) = 1

得到Kp = L·2π·fc = 0.005 × 6283 ≈ 31.4。

Ki = Kp·R/L = 31.4 × 0.5 / 0.005 = 3140。

这套参数在仿真里跑下来，电流环阶跃响应大约在2ms以内稳定，相位裕度约60°左右，表现很稳。负序电流环参数，我基于同样的被控对象做了稍稍保守的处理——Kp取正序环的0.8倍，Ki取相同的值，避免负序环在动态响应中产生过大的超调。

4.3 仿真结果解读：负序电流抑制前后对比

仿真跑完后，看几组关键波形。

第一组：电网电压跌落前后。A相电压跌到0.5pu时，三相电压明显不对称。

第二组：没有启动负序电流抑制，只做传统正序dq电流控制。这时候三相电流不对称，负序电流持续存在，电流幅值相差很大，波形不再平滑。测得的负序电流占正序电流的比例约等于电压不平衡度。

第三组：启动负序电流环后，负序电流指令为0。可以看到三相电流恢复对称，相电流幅值一致、相位互差120°，整个波形变得干净。保持不变的是，正序电流环仍然正常跟踪指令，直流母线电压稳定。

第四组：有功无功波动观察。完全抑制负序电流后，代价是瞬时有功功率和瞬时无功功率在2倍频处出现波动——因为负序电流为0后，负序电压与正序电流相互作用产生了功率波动。这是物理规律决定的，不可能同时做到"三相电流对称"和"有功功率恒定"。

这一点非常重要。如果项目要求的是"消除负序电流、维持电流对称"，我们就用上述方案；如果后续需求变成"抑制有功功率波动"，那就要切换到另一个控制目标，把负序电流指令按一定比例给定，而不是直接给0。我建议项目初期把需求定义清楚：到底是要电流对称，还是要功率恒定。很多人到最后才发现这两个需求不能同时满足，导致项目要推倒重来。

4.4 从仿真到样机的关键差异点

仿真跑通不等于样机就能直接复现。从仿真到样机，至少有三个坑要先有心理准备：

第一个是采样噪声。仿真里的电压电流波形是理想的，样机里采样信号会有噪声和毛刺，正负序分离算法对采样噪声的敏感度会明显放大。调试时我在DSOGI前面加了低通滤波，但也注意不要过度滤波导致相位延迟过大，这里需要在滤波效果和相位延迟之间做权衡。

第二个是离散化误差。MATLAB仿真里很多连续环节是理想化的，而样机里所有算法都运行在DSP或者FPGA的离散时间域里。DSOGI的离散化实现如果不做双线性变换的预修正，谐振频率会偏移，分离精度会受影响，负序电流的稳态值会变差。

第三个是PWM死区影响。死区时间会引入等效的低频谐波，在不平衡工况下反而可能掩盖或加重电流波形畸变。我调试时用了死区补偿，效果明显。

5. 常见问题与排查技巧实录

5.1 负序电流压不住，问题可能出在坐标系顺序上

我在调试过程中遇到过一个非常典型的低级错误：负序电流环的坐标变换方向搞反了。正序PLL锁出来的角度做正向Park变换，负序电流环也应该在负序旋转方向做Park变换，但坐标变换的顺序和符号很容易搞错。如果负序dq轴转反了，负序电流在负序dq坐标系里的表现形式不是直流量而是2倍频量，负序电流环的PI输出一直在振荡，负序电流反而可能变大。

排查方法很简单：让系统运行在不平衡工况下，把负序dq坐标系里的电流波形调出来看。如果波形是带2倍频波动而不是平滑直流量，首先检查坐标变换矩阵的符号和角度加减有没有问题，而不是去调PI参数。

5.2 负序电流抑制后电流波形反而变差

还有种情况：负序电流环投入后，三相电流从"不对称但平稳"变成"对称但振荡"。这种一般是负序电流环的PI参数整定不当，或者负序环和正序环之间存在耦合。

正负序两个电流环共用一套变流器，最终的电压指令是叠加的。如果两个环的带宽重叠区域太大，可能在特定频段形成正反馈，造成系统振荡。解决方法是把负序电流环的带宽设置得比正序电流环低一些，比如正序环截止频率1kHz的话，负序环控制在600~800Hz左右，就不会互相抢带宽了。

5.3 故障清除瞬间出现电流尖峰

故障清除时，电网电压从不对称恢复到对称，这是一个剧烈的动态过程。此时负序分量突然消失，如果负序电流环维持在"全力抑制"状态，输出会出现一个短暂的过渡过程，叠加在正序电流上就形成了尖峰。

我的处理办法是给负序电流环加一个解饱和逻辑：检测到负序电压幅值低于阈值并持续5ms以上，说明电网已经恢复，此时将负序电流环的积分项清零，避免坏的积分累积。同时正序电流环的指令做一个斜坡恢复，不要一步到位。这个组合逻辑在调试中很有效，故障清除后的电流尖峰基本消除。

5.4 PLL锁相角度在跌落工况下抖动

电网电压不平衡跌落时，如果只用传统单同步坐标系PLL，锁出来的角度会带有2倍频纹波。即使正负序分离模块的输出是干净的正序电压，PLL输入信号里也可能混入未滤干净的负序分量，导致锁相角度抖动。

排查时重点看三个地方：DSOGI的k值是否合理、PLL的PI参数是否整定偏快、正序电压通道里是否还有谐波残留。我遇到过最无语的情况是，仿真里一切正常，样机上PLL抖动明显，最后发现是电压采样通道的硬件滤波电容装错了，导致采样信号里混入了高频噪声。这个问题模拟不出来，只能靠硬件排查。

5.5 常见问题速查表

6. 经验总结：这个项目做完后的几点反思

做完整套正负序分离并网控制后，我最大的感触是：这个方向的技术难点不在某一个环节，而在于多个环节之间的配合。正负序分离算法不做好，PLL就锁不准；PLL锁不准，电流环的输入就错误；电流环参数整定不当，负序电流抑制就是空话。每一环都要对，整套系统才能稳定运行。

个人建议项目起步时先做"简化验证"：只用理想电压源做不平衡跌落，跑通正负序分离和负序电流抑制逻辑，确认波形对了，再逐步加入LCL滤波器、采样噪声、死区等非理想因素。上来就搞全套，出了问题很难定位。

还有一个容易被忽视的点：控制目标的定义一定要前置。并网变流器在电网不平衡时，可以选"恒电流"（消除负序电流、维持三相电流对称）或者"恒功率"（维持瞬时有功功率恒定）。这两个目标本质上不可兼得，选哪个取决于具体的并网标准和工程需求。我遇到不少项目做到一半发现需求理解有偏差，控制目标需要切换，改动量非常大。提前把这个问题想清楚，能省很久的返工时间。

这个课题后续值得扩展的方向，还有不平衡电压下的直流母线电压谐波抑制、多机并联时的负序电流分配协调、以及跟电网阻抗变化的自适应控制结合。基础的正负序分离和负序电流抑制做扎实了，后面这些方向都能顺理成章地往下走。