企业官网建设流程全解析

做双有源桥（DAB）变换器的人，只要在宽电压输入工况下用传统单移相（SPS）试过一次，基本都会被电流应力飙升和ZVS丢失的问题头疼过。我也是这样过来的，去年接手一台1kW隔离双向DC-DC样机，额定输入400V、输出48V、变压器匝比8:1、开关频率100kHz，第一版就是SPS，控制量只有一个移相角D，调试初期一切正常，等我扫到330V低压输入和半载工况，变压器原边电流峰值明显超标，整机效率也掉得很厉害。后来把调制换成扩展移相（EPS），也就是在原边全桥内部额外加一个桥内移相角D₁，问题才真正打开。

这篇文章围绕“EPS调制 + 电流应力优化 + ZVS分析”这条主线来写，把SPS为什么不够用、EPS的波形机理、应力寻优思路、ZVS边界判断、仿真到样机的流程，以及后续文献扩展方向都捋一遍。适合正在做DAB样机的电源工程师、研究变换器调制策略的同学参考。

1. 单移相压不住的电流应力：EPS出场的直接理由

1.1 DAB拓扑与SPS调制的功率传递逻辑

DAB的基本结构是两个全桥中间夹一个高频变压器，变压器原边和副边之间还有一个合成电感Ls，这个电感可以是变压器漏感，也可以是外置电感与漏感之和。SPS调制下，原边全桥输出一个正负对称的方波，副边全桥也输出一个方波，两个方波之间错开一个移相角Dπ，通过这个移相角控制功率流动的方向和大小。功率表达式相信大家都不陌生：

P = (nV₁V₂) / (2fsLs) × D(1-D)

其中n是变压器匝比，V₁是原边输入电压，V₂是副边输出电压，nV₂是副边电压折算到原边后的值，fs是开关频率。式子虽然简单，但它反映了一个关键约束：在SPS下，功率是D的一元函数，D=0.5附近功率达到最大，而且最大功率能力完全由Ls决定。也就是说，电感选好了，这台机器的功率天花板就定死了。

DAB天然双向，这一条让它在储能、车载、数据中心电源里很受欢迎，但SPS的代价也在公式里埋着：它只给了你一个自由度，没有办法去“整形”电感电流波形。一旦实际工作点偏离理想设计点，问题就开始暴露。

1.2 电压不匹配时的回流功率与电流尖峰

实际系统里，输入电压不会一直停在额定值。比如这台样机的输入范围是330~450V，而副边折算电压nV₂ = 8×48 = 384V。定义电压增益G = nV₂ / V₁，那么G=1才是“理想匹配”；V₁=330V时G≈1.16，V₁=450V时G≈0.85，无论如何都会偏离匹配点。

SPS在G≠1的时候，电感电流在每个开关周期的起始阶段会有一段反方向流动的区间。说白了就是能量先往回流一部分，再重新往负载端送，这部分能量叫回流功率。回流功率本身不直接等于损耗，但它导致电流波形严重不对称，变压器原边电流的绝对值峰值显著变大，铜损、磁芯损耗、器件导通损耗全都会跟着涨。

我在330V输入、半载500W工况下实测过，SPS的原边电流峰值比G=1的理想状态高出大约两成半，样机温升能明显感觉出来。电流峰值大意味着磁性器件更容易饱和，器件的电压电流应力更差，EMI也难处理。你可能会想：那我提高开关频率，或者把电感做大点行不行？不行，频率越高磁性损耗越大，电感做大了功率能力又不够，根本矛盾不是参数选型能解决的，而是调制策略太“单调”了。

1.3 多一个自由度的收益

EPS的改法很直接：副边全桥仍然保持普通方波，原边全桥的两个桥臂之间再多加一个内移相角D₁，控制量从“一个相位差D”变成“D和D₁两个移相角”。听起来只是多加了一个旋钮，但原边输出电压从两电平方波变成了三电平阶梯波：一段+V₁、一段0、一段−V₁。电感电流在换流过程中多出一个“零电平平台”，电流上升斜率被拆成两段，峰值自然就被压了下来。

我后来在这台样机上验证，同样330V输入、半载500W，EPS优化后的原边电流峰值比SPS降了大约21%，回流功率也明显收窄。这还只是改了一组PWM时序，主电路拓扑完全没动，控制芯片也没换。EPS往上还有DPS双内移相、TPS三移相，自由度更多，理论极限更高，但对大多数产品场景，EPS已经是性价比最高的第一步。

2. EPS调制的波形机理与两种工作模式

2.1 原边内移相：三电平阶梯波的产生

先明确EPS的时序定义。SPS里原边全桥的四个开关管分成超前桥臂和滞后桥臂，两个桥臂驱动严格错开180°，所以原边输出只有+V₁和−V₁两个电平。EPS在原边两个桥臂之间插入一个相位差D₁π，超前桥臂仍然先动作，滞后桥臂不再等180°之后再动作，而是提前或者延后一点。这样原边输出电压在半个周期内就变成三段：先是一段+V₁，随即降到0，然后再到−V₁，这就是三电平阶梯波。

副边在这个方案里只动原本的SPS方波，滞后原边基准桥臂一个外移相角Dπ。这里要特别提醒：D₁在不同文献里的定义并不完全一致，有的叫“内移相占空比”，有的用弧度，有的定义成超前角，有的定义成滞后角。你要是拿着别人的公式去套自己的DSP参数，第一件事就是核对D₁正方向和坐标系，否则查表结果整个反掉，轻则效率没提升，重则管子直接炸。我自己第一次对照论文推公式就栽过一次。

2.2 模式A与模式B的划分及功率表达式

EPS根据D₁和D的相对大小，存在两种基本工作模式。最常见的是模式A，也就是0 ≤ D₁ ≤ D ≤ 1，原边的内移相角小于等于原边与副边之间的外移相角。这个模式下，原边零电平段发生在副边换流之前，电感电流先借助原边电压快速爬升，然后进入零电平段缓慢上升，再在副边换流点之后下降，波形比较“温和”。

另一个是模式B，D < D₁ ≤ 1，此时原边零电平段结束之后副边才开始换流，功率传输能力大幅受限，大多数负载工况都不会用，一般只在小功率或者特殊波形匹配时才出现。工程上做EPS优化，基本锁定模式A就够了。

模式A下，如果画出半个周期的电感电流波形，可以分成四段来看：前半段的电流斜率是(V₁ + nV₂)/Ls，比较大；进入原边零电平后斜率变成nV₂/Ls，明显变缓；到副边换流点之后斜率变成−nV₂/Ls，电流开始下降；后半周期完全对称。峰值电流基本就落在外移相换流点附近，这一个位置特点，是后面做电流应力寻优的关键抓手。

如果用标幺值，SPS的标幺功率是p = 4D(1−D)（也有的文献用8D(1−D)做基值，定义不同而已）。EPS在模式A下的功率表达式会变成关于D和D₁的二元函数，具体形式这里不展开，重点是说清楚它的性质：固定D时，D₁从0开始增大，电流波形变缓、应力下降，但D₁大到一定程度后功率传输能力开始下降，甚至可能出现同一功率对应两组移相角的情况。所以EPS的控制不能拍脑袋，一定要求约束最优化。

2.3 关键结论：EPS如何把峰值电流削平

用波形来对比最直观。SPS在G≠1的时候，电感电流从负值区域跨越零点再爬升到峰值，峰值几乎是“硬生生”冲上去的，波形又尖又高。EPS加了三电平台阶之后，前半段斜率大的区间持续时间被D₁压缩，后半段在零电平下电流上升明显变缓，峰值出现的时刻被推迟，高度被压低。这把“一次硬推”变成“两段接力”，能量转移更加平滑。

副边依然是方波，但原边内移相让电感电流的换流方向与副边开关动作更好地配合，回流功率持续时间被压缩。回流少了，变压器实际传输的有效能量占比升高，中低载段效率曲线就会明显上移。后面实测部分我会给出具体数字，这里先记住一个结论：EPS的收益主要在中低载段，满载时两种调制差距反而小，这一点决定了你调用它的策略。

3. 电流应力最小化的寻优：从约束问题到查表控制

3.1 问题建模：最小化峰值电流，同时锁死功率

电流应力优化的数学本质是一个带等式约束的最小化问题：给定功率P_ref、输入输出电压和开关频率，电流峰值表达式i_pk(D, D₁)可以根据波形分段整理出来，约束条件是功率表达式P(D, D₁)等于P_ref，同时满足0 ≤ D₁ ≤ D ≤ 1。写成优化命题就是：

min i_pk(D, D₁)，s.t. P(D, D₁) = P_ref

这个问题的标准解法是用拉格朗日乘子法。把拉格朗日函数写出来，分别对D₁和D求偏导并令其为零，可以得到最优移相角满足的方程组。电压增益G≤1的区间，解析解存在，而且可以整理成分段闭式表达式；G>1时闭式解比较难看，我实际做的时候直接上数值扫描，反而更快更稳。

两个建议：第一，全程用标幺值计算，电流基值取nV₂/(2fsLs)，功率基值取(nV₁V₂)/(8fsLs)，这样得出的最优轨迹可以迁移到不同功率等级的机器上，不用每次重推。第二，扫描D-D₁平面时别用均匀步长，先用粗网格定位最优区域，再在目标区域加密，否则几十万个仿真点白白烧CPU，效率很低。

3.2 最优D₁轨道的工程特征

把等功率线和等应力线画在D-D₁平面上，会得到几个非常有用的几何结论。第一，等功率线不是直线，而是一簇近似椭圆的曲线，轮廓向D₁增大的方向偏移。第二，等应力线也成簇分布，应力最小的点出现在等功率线与等应力线的切点上，把这些切点连起来，就是整个功率范围内的最优D₁轨迹。

轨迹的形状随负载变化很明显。满载附近，最优D₁非常接近0，EPS基本退化为SPS，这符合物理直觉：满载时功率要求高，你不可能把宝贵的换流区间切一块去做零电平。半载和轻载区间，最优D₁和D的比值大致落在0.4到0.6之间，具体由G决定。我在这台样机上得到的数据是：G=1.16、半载500W时，SPS峰值电流约21.8A，EPS优化后约17.2A，降幅约21%；满载1000W时降幅约12%；轻载时内移相角占比更大，应力改善更明显。不同Ls和不同G下数字会变，但趋势一致：中低载段是EPS的主场。

还有一个容易忽略的点：电流应力和回流功率的优化目标在EPS下基本一致，最优D₁轨迹同时压低这两个指标，不用纠结“我到底是该优化应力还是优化回流”。这也是EPS比SPS优势更“白拿”的原因。

3.3 查表法在控制器里的落地

虽然最优D₁有解析或半解析结果，但控制芯片在线实时解方程组不是它擅长的事。工程上最务实的做法是离线建表加二维线性插值：根据输入电压V₁和输出功率P_o两个输入量，查表得到目标移相角D和D₁。我按V₁分档，比如330V、360V、400V、450V各做一张功率-移相角表，每张表11×11个点，DSP跑起来毫无压力。

这里有几个落地的细节，踩过坑的人应该能共鸣。查表更新时刻要放在PWM载波顶点，不要在开关周期中间随机更新，否则移相角突变会带来电流冲击。更新瞬间要做限幅和变化率限制，防止负载从满载瞬间跳到轻载时，D₁从0.5跳到0.2那种大跨度动作。最后，表格要留“安全边界”，让轨迹附近始终有一点ZVS余量，不能纯粹为了最小应力把D₁推到极限，否则后面ZVS调试会让你哭。

4. ZVS边界与死区设置：应力优化之外的必修课

4.1 软开关判据：方向对、电流够

只优化电流应力是不够的，DAB这种硬开关结构如果丢了ZVS，开关损耗会直接吃掉你省下的导通损耗，甚至倒挂。ZVS的物理过程概括起来：桥臂换流时，先关断的管子关断之后，电感电流给开关管结电容充放电，把待开通管的Vds拉到零，续流二极管先导通，随后驱动才给开通信号，这样管子就是零电压开通。要实现这个，换流时刻的电流方向必须正确，而且幅值必须足够大，能把结电容电压摆过去。

简化判据可以写成：

|I_sw| ≥ 2 × C_oss × V_ds / t_d

其中t_d是死区时间，C_oss包括开关管结电容、PCB寄生电容和变压器等效寄生电容，V_ds是管子两端电压。这个式子适合初步核算，但实际设计要留两到三倍裕量，因为C_oss本身是电压的函数，高压下结电容变化剧烈，死区时间的离散粒度也是原因之一。

4.2 EPS对不同开关管的ZVS影响差异

DAB一共八个开关管，EPS只改原边桥内移相角，所以对原边和副边四组管子的ZVS影响完全不同。原边侧，产生内移相的桥臂在零电平段换流时，某些管子关断电流变小，ZVS范围会收窄；而另一个桥臂在阶梯波上升沿换流，电流较大，ZVS反而更容易满足。副边侧，副边仍然以普通方波工作，但原边内移相把电感电流波形整体变成“前陡后平”，副边换流点的电流方向和时间关系发生了偏移，多数中低载工况下副边更容易保住ZVS。

所以每优化一轮应力，都要重新画一遍ZVS边界图。我的做法是把D-D₁平面按“八管全ZVS”“原边部分丢ZVS”“副边丢ZVS”三档着色，再把第三章的最优D₁轨迹叠上去。如果轨迹穿过丢ZVS区域，就手动把轨迹往安全区偏一点，哪怕应力涨几个百分点也值得，因为丢ZVS带来的开关损耗往往大于微调应力省下的导通损耗。这个取舍是EPS工程化最容易被忽视的地方。

4.3 死区时间选取：从结电容谐振到实测

死区时间的初值可以这样估：先找出待开通瞬间的关断电流I_off，用结电容充放电时间τ = C_oss × V_ds / I_off作为下限，再考虑驱动芯片传播延迟差和死区设置的离散粒度，留出余量。以这台样机为例，原边SiC MOSFET，V_ds=400V，C_oss折算约200pF，满载关断电流十几安培，τ只有几纳秒，原边死区取150ns已经非常充裕；副边是48V大电流同步整流MOS，C_oss更大，但电压只有48V，100ns也能满足。

实际调试必须用示波器看Vds和Vgs的时序：如果开通瞬间Vds已经降到零附近，说明体二极管先导通了，ZVS没问题；如果Vds还挂着高压台阶，就是丢了ZVS。这里特别提醒轻载情况：轻载电流小，ZVS最容易丢，EPS查表里的最优D₁往往就在丢ZVS边界附近。这时候要么在表格里强制加一条“ZVS保护边界”，要么接受轻载丢ZVS让应力优先，二选一，取决于你的应用更在意效率还是EMI。死区不是越大越好，死区过长体二极管导通损耗和反向恢复损耗都会增加，尤其低压大电流的副边，死区从100ns加到300ns，损耗可能多出好几瓦。

5. 从仿真到样机：参数选型、扫描流程与实测对比

5.1 样机参数与磁性元件选择

这台样机关键参数：V₁=400V（330~450V），V₂=48V，变压器匝比n=8:1，fs=100kHz，合成电感Ls=150μH。Ls的取值依据是SPS最大功率公式P_max = nV₁V₂/(8fsLs)，要保证最低输入330V时仍有满足1kW的功率裕量。330V时计算值为1056W，标称400V时约1280W，留了大概28%余量。如果你把频率提到200kHz，Ls可以缩小很多，但驱动损耗和磁性材料损耗会上来，100kHz是成本和技术的折中点。

磁性元件是EPS优化的直接受益者。电流峰值降了，同样的输出功率下磁芯体积可以缩一号。电感我用的铁硅铝磁环，工作磁密控制得比较低，但要注意电感上的电流是高频双向励磁，磁芯损耗不能按正弦波估算。变压器选用常用功率磁芯材质，为了凑150μH漏感，绕组排布做了专门调整，漏感稳定性是批产时最需要盯的工艺参数。利兹线在100kHz下基本是标配，趋肤深度大约0.21mm，粗线单根绕制损耗会明显偏大。

5.2 仿真扫描流程

我用PLECS做的主电路加热仿真，把MOSFET的输出特性曲线、结电容曲线、体二极管压降全部导进模型，效率和器件温升才比较可信。扫描流程归纳成四步：先把SPS模型跑通，验证功率公式和最大功率点；加上EPS内移相，跑D₁从0到D的全范围扫描；在每个功率点提取i_pk和ZVS状态，绘制等应力线和ZVS边界图；最后取最优轨迹，加闭环和启动时序仿真，检查暂态过程不会越界。

扫描时有个很实际的坑：轻载工况下D很小，D₁可用范围也小，如果用满载那套扫描步长，很容易漏掉最优解。我把D≤0.1的区间单独加密，最终轻载段的表明显更准。另外，电流应力这个指标要先定义清楚，是用变压器原边电流绝对值的峰值，还是扣除直流分量后的纹波峰值，不同定义对优化结果有影响。程序里统一用电流绝对峰值，和器件选型口径一致，方便后面选管子。

5.3 实测结果对比与测量注意事项

实测对比做了三组典型工况：330V输入半载、400V输入半载、330V输入满载。半载时EPS比SPS效率分别高约2.3%、1.5%和2.1%，满载差距缩小到0.8%左右。如果只看满载效率，你会觉得EPS“不过如此”，但实际应用大多数时间跑的是中低载，满载只是极端情况，所以EPS在系统层面收益明显。

测量方面有三件事必须提醒。电流探头尽量用带宽足够的罗氏线圈或有源电流探头，测量点放在变压器原边绕组出线端，探头地线环越小越好，否则高频电流测量误差大到你根本分不清SPS和EPS谁优谁劣。原边Vds是浮地波形，一定要用差分探头，不能用普通电压探头，不然测出来的开关波形全是振铃，ZVS判断直接被误导。效率测量用功率分析仪同步采电压和电流，不能拿万用表分别测完再算，否则功率因数和谐波带来的误差会淹没你辛辛苦苦优化出来的那两三个点。

6. 参考文献脉络与后续扩展方向

6.1 相关文献的检索脉络

标题里写了“有参考文献”，这里把文献脉络梳理一下，方便后来者快速进入状态。早期DAB分析和单移相优化的文献是基础，重点看电流应力解析表达式和ZVS边界推导；最近十多年的EPS相关研究，核心就是引入内移相之后的功率、应力、软开关区域划分，很多论文都画了D-D₁平面上的等应力线和ZVS边界图。检索关键词可以组合“dual active bridge”“extended phase shift”“current stress”“ZVS”一起搜，衍生方向再加“triple phase shift”。中文资料可以搜“双有源桥 扩展移相 电流应力 软开关”，注意不同文献对D₁正方向的定义有差异，这一点前面已经提醒过。

6.2 DPS/TPS与模型预测控制的取舍

EPS只做单侧内移相，DPS是两侧全桥都做内移相，TPS再往副边加一个自由度，自由度从EPS的2变成3，在更宽电压范围和更低负载下可以同时优化应力与ZVS。但自由度越多，控制复杂度越高，在线计算压力越大，调试维度从一条最优轨迹变成一个面，难度成倍增加。对产品开发来说，我建议先把EPS吃透，控制改动小、可靠性高、收益在大部分工况已经够用；如果输入电压范围特别宽，或者对效率要求极致，再考虑DPS/TPS。

近年很热的模型预测控制MPC放在DAB上，本质是把电流应力、ZVS状态和动态响应统一塞进代价函数，在线寻优。优点是可以适应负载突变和参数漂移，缺点是实现门槛高，实时性和整定要求不是每个项目都愿意投入的。如果继续做扩展，可以试试EPS与变频控制结合，轻载降频保ZVS；或者把漏感做进变压器本体做磁集成；再就是把查表表按双向工况分两张，充电和放电状态下G不同，最优D₁轨迹也不同，双向应用必须分开处理。

我实际做完这个项目的体会是，EPS优化不是什么高深理论，核心就一句话：在功率约束下求最小电流应力点，然后把最优轨迹装进控制器。仿真扫描能让你看清D-D₁平面全貌，但真正决定项目成败的是死区、结电容、寄生参数、查表更新策略这些细节。EPS不是终点，却是最容易上手并且马上见效的一步。如果你手头也有一台SPS的DAB样机，不用急着推翻拓扑，先只改PWM时序，让原边多出那个零电平台阶，再用示波器和功率分析仪做一次完整对比，收益大概率会超过预期。后续想深入，就从双向工况和动态切载两个方向继续，把单向查表扩成双向，配合负载前馈，动态和效率还能再上一层。