企业官网建设流程全解析

昨天有个做显示方案的朋友丢了一张芯片照片到群里，问这玩意儿能不能把游戏机上的HDMI信号直接转成MIPI屏能认的视频流。一看型号，IT6626。这问题我太熟了，HDMI 2.1接收端加双模MIPI发送端，正好卡在客厅大屏和手机屏这类显示面板之间当“翻译官”。这几年大家把注意力全放在HDMI 2.1的发端芯片、切换芯片和线材认证上，反而把接收桥接这一环给忽略了，可实际项目里，不管你是想做一块4K便携屏，还是想给FPGA开发板加一路HDMI进、MIPI出的视频通路，都绕不开这颗芯片。

这篇文章我打算把IT6626从头到尾捋一遍，不堆规格书术语，就按实际调板子的思路来，先说这颗芯片到底是干嘛的、和普通HDMI转LVDS/RGB桥接有什么本质区别，再拆它的双模MIPI TX到底是什么意思，然后结合ST7701S这类MIPI面板、FPGA做MIPI源这两条热门实操路线，把接线、初始化、排错这些最关键的地方讲透。无论你是刚接触MIPI协议的小白，还是已经在调显示驱动、准备把HDMI信号引到MIPI屏上的工程师，这篇都能省你不少翻手册抓头的时间。

1. 项目从哪来：为什么需要IT6626这种桥接芯片

1.1 HDMI 2.1已来，面板接口却还是MIPI

先说背景。现在的视频源设备，从电视盒子、游戏机到笔记本，几乎都在往HDMI 2.1上靠，8K60、4K120、动态HDR这些特性听起来很猛。但真到了终端显示这一侧，尤其是中小尺寸面板，情况完全不一样。你去供应链上找一块7寸、10寸、13.3寸的液晶屏，绝大多数驱动IC都是MIPI DSI接口，甚至很多笔记本屏幕内部走线也是eDP，但外部转接方案里MIPI的占比越来越大。原因很简单，MIPI DSI在移动端和工控端积累太深，面板厂出货量最大的就是这类模组，成本低、货源稳。

这就产生了一个带宽错位：信号源那边是HDMI 2.1的48Gbps高速串行链路，面板这边却是几条MIPI差分lane，单lane典型速率1Gbps到1.5Gbps，好的能跑到2.5Gbps。手续换挡需要一个中间人，把HDMI TMDS/FRL信号解出来，还原成并行RGB数据，再按MIPI DSI的协议格式重新打包发到屏上。IT6626干的就是这个活，而且它不只是简单地把电平转一下，而是在做真正的协议转换。

1.2 IT6626究竟是什么：RX + 双模TX的组合

IT6626的定位，从名字就能猜个大概：IT是联阳半导体(ITE)的常用前缀，6626是型号，后面跟的“HDMI 2.1 RX与双模MIPI TX”基本就是它的完整名片。RX这端接收HDMI信号，支持HDMI 2.1协议里新增的FRL链路模式；TX这端输出MIPI，而且不是只有显示用的DSI，还顺带支持了摄像头/图像传感器常用的CSI。这就是“双模”的由来。

很多第一次接触这颗芯片的人会问，为什么一个显示桥接要支持CSI？实际上双模的价值在于同一套硬件可以应对两种完全不同形态的产品。DSI模式连接显示屏，把HDMI多媒体内容直接上屏；CSI模式则可以连接图像传感器或图像处理芯片，让HDMI进来的视频流被当作摄像头数据流来接收。比如医疗内窥镜、工业视觉设备，经常需要把标准HDMI信号先转成CSI送给SoC，再用SoC的ISP去处理，IT6626这种一芯双模就省掉了一颗专用转换IC。当然，DSI模式是绝对主力，CSI更多是给特殊项目留了一扇门。

1.3 和传统HDMI转LVDS/RGB桥接的本质区别

市场上常见的HDMI转接芯片，很多走的是老一代思路，比如HDMI转TTL RGB、HDMI转LVDS，这类芯片只解决电平转换问题，输出极性和行场时序还得后端板子自己调，灵活性很一般。IT6626这类芯片则完全不同，它内部不仅有物理层收发器，还整合了协议解析、色彩空间转换、缩放裁剪、背光控制辅助等一堆周边逻辑。输入进来的是HDMI数据包，输出出去的是符合MIPI DSI规范的数据包，中间过程对用户来说基本黑盒，你只需要通过I2C配置寄存器，告诉它输入是什么分辨率、输出是什么分辨率、lane怎么分，它自己搞定包组装和时序生成。

这些年提到桥接芯片总有人担心“延迟”，说转来转去会不会丢帧、加延迟。实际这类协议转换都是线速处理，流水线式转发，不像软件方案要把帧缓存进内存再读出来。IT6626的数据通路都是硬件化设计的，内部可能只做像素级缓冲，不会整帧存储，所以端到端延迟通常在几毫秒以内，拿来做游戏便携屏完全感受不到拖影。

2. 核心规格逐项拆解

2.1 HDMI 2.1接收端究竟强在哪儿

HDMI 2.1最核心的变化是从原来的TMDS时钟通道并行传输，改成了FRL(Fixed Rate Link)高速串行传输。老HDMI 2.0的TMDS链路，本质是把像素时钟和三个数据通道一起发出去，时钟频率跟着分辨率走，4K60大概要跑594MHz像素时钟，三个TMDS通道每个3Gbps左右。而FRL模式把所有通道都变成高速数据链路，不再单独传像素时钟，通过链路训练重建时钟，带宽利用率更高，单链路最高能到48Gbps。

IT6626作为HDMI 2.1的接收端，就得同时兼容两类输入：遇到老设备发出的TMDS信号，要能自动识别并降级到传统模式处理；遇到新设备发出的FRL信号，要走链路训练流程，完成通道合并和时钟恢复。这块最考验芯片的兼容性，因为不同HDMI源设备在FRL链路训练时的时序细节差异很大，有的喜欢快速握手，有的会反复重试。实际项目里如果发现插上某些设备没信号，多半就是芯片对那一台源设备的FRL握手协议处理不完善。

从分辨率支持来说，这类桥接芯片一般不会把HDMI 2.1的极限带宽完全倒给MIPI输出，因为MIPI总带宽有限。比如4K120这种超高分，接收端能解，但输出端受限于MIPI lane数量，可能只能降到4K60或者用压缩格式。IT6626通常的做法是内部做像素时钟降频和分辨率缩放，给用户提供多种输出组合。千万别默认“HDMI 2.1接收=8K输出”，桥接芯片的输出规格才是瓶颈。

2.2 双模MIPI TX：怎么理解DSI和CSI

MIPI这个家族协议，大家最常听到的就是DSI和CSI。DSI全称Display Serial Interface，面向显示面板，传输的是像素数据和控制命令，屏的初始化序列就是通过DSI命令模式写进去的。CSI全称Camera Serial Interface，面向摄像头/图像传感器，传的是RAW图像数据，通常还伴随帧同步信号。两者底层PHY几乎一样，都是差分信号、高速突发传输，协议包格式不同，设备ID、数据类型、包头定义都有区别。

IT6626的双模TX，意味着芯片内部有两套独立的包处理引擎，同一套物理层电路，通过寄存器切换工作在DSI模式还是CSI模式。DSI模式下，芯片把自己当作MIPI源设备，主动产生时钟lane和data lane信号，连接面板；CSI模式下，芯片扮演MIPI终端输出图像数据，连接SoC的CSI控制器。这种设计对硬件板卡特别友好，同一块PCB可以复用，改几个电阻配置就能切换产品形态。

不过选型时要特别注意，双模不代表同时输出DSI和CSI，而是二选一。有些项目想同时接两块屏，或者一边接屏一边接摄像头，那个需求就得选多路TX的芯片，IT6626这种不属于此类。另一个容易踩的坑是，CSI模式下的数据格式也不一定和原生摄像头一样，它需要把HDMI的RGB/YUV像素流封装成CSI-2的通用长包格式，接收端SoC的ISP必须支持这种“非典型传感器”输入，否则识别不了。

2.3 像素时钟、通道数与总带宽的换算

要判断一块面板能不能带得动，关键就看MIPI输出总带宽和面板需要的带宽是否匹配。MIPI DSI的数据速率一般是每通道1Gbps到2.5Gbps，IT6626这类芯片常支持1到4条data lane，加上一条clock lane。总带宽就是lane数量乘以每条lane的比特率。

举个实际例子。一块1280×720的屏幕，刷新率60Hz，RGB888(即24bit色深)，不压缩的情况下需要的像素数据量是1280×720×60×24，约等于1.33Gbps。这个速率用2条1Gbps的MIPI lane就能满足，但实际还要算上blanking开销和协议包头，MIPI DSI的blanking期也必须送虚拟包，所以总的链路速率要留20%左右的余量。保守起见，2条lane跑1.5Gbps更稳。

再算4K60，3840×2160×60×24，大约是11.9Gbps，这个数值已经超过4条2.5Gbps lane的10Gbps总带宽，所以IT6626在4K60输出时通常要做什么处理？要么把色彩深度降到RGB888以下用压缩，要么内部缩放降到更低分辨率，要么靠MIPI的DSC压缩流模式。如果你看到一个方案说“HDMI 2.1转4K MIPI屏幕”，最好先问清楚输出到底是RGB888还是经过压缩处理了，这里的差距非常大。实际上很多4K笔记本副屏方案用的就是DSC或者内部降采样，图像质量在静态场景问题不大，但在文字边缘、细纹理画面上会有可感知的涂抹感。

在使用IT6626时，还要注意输入像素时钟和输出像素时钟的匹配关系。内部桥接芯片一般会有个跨时钟域处理，输入时钟来自HDMI恢复时钟，输出时钟由芯片自己的PLL产生，两者无需同频。但PLL配置寄存器如果设错，会导致输出刷新率漂移，比如源是59.94Hz，面板却跑在60Hz，长时间会积累Frame Drop或者撕裂，这也是调试时经常遇到“偶尔卡一下”的隐藏原因。

3. 从HDMI信号到MIPI面板：系统级设计

3.1 系统框图：一块便携屏的完整链路

做过便携屏项目的朋友对这个架构应该很熟：前端一个HDMI输入座，中间是一颗IT6626，后端是一块MIPI接口面板。信号链路可以写成下面这样：

HDMI源设备(盒子/游戏机/PC) │ ▼ HDMI连接器 → ESD防护 → IT6626 RX端 │ 还原并行RGB 做缩放/色彩处理 │ MIPI DSI打包 │ ▼ MIPI连接器(通常走FPC) │ ▼ Panel Driver(如ST7701S) │ ▼ 液晶面板

这个链路里最容易被低估的是ESD防护。HDMI座子裸露在外，热插拔瞬间产生的静电脉冲非常高，如果直接在IT6626的HDMI引脚上加防护不充分，芯片输入端的物理层极容易被打坏。很多返修板子一查都是HDMI座子旁的TVS管耐压不够或放置位置离座子太远，放电能量已经耦合进芯片。正确的做法是TVS管紧贴HDMI座子放置，并且连接座的引脚走线先过TVS再到芯片，中间不要有stub分支。

3.2 ST7701S这类MIPI面板怎么和IT6626对接

提到热词里“st7701s mipi”出现的频率，说明这个芯片在中小尺寸IPS屏上用得很多。ST7701S是矽创电子推出的一颗MIPI DSI接口驱动IC，常见分辨率是480×854到1080×1920这档，支持RGB888输入，内部带自刷新和局部更新功能。很多7寸、8寸、10.1寸IPS模组用的就是它。

IT6626接到ST7701S屏上，关键不是把HDMI信号塞给屏，而是要让屏先完成初始化。ST7701S上电后默认处于sleep状态，不工作，必须在MIPI链路建立后，往它写一串初始化序列，把显示分辨率、缩放模式、内部时序参数全设好，它才会亮起来。这个初始化序列通常由屏厂提供，一段十六进制命令数组，包含了0xE0、0xE1这种厂商内部命令，也有0x35(tear on)、0x36(扫描方向)、0x3A(像素格式)这类标准命令。

在实际系统里，谁来发这段初始化序列是个大问题。IT6626自身不懂面板规范，它只负责把HDMI视频打包成MIPI数据包，面板初始化命令要么由前端主控通过I2C间接配置到IT6626的“透传通道”，要么由IT6626在收到HDMI信号后自动加载一段存储在外部EEPROM里的配置。常见做法是，EEPROM里既存IT6626的寄存器配置，也存一长段ST7701S的初始化指令，IT6626上电后自动按序号发到MIPI总线上。这相当于芯片内部有个小MCU，读EEPROM、解析命令、产生MIPI DSI写命令。

调这类系统时我最常提醒的就是：先让屏单独点起来，再去接HDMI信号。很多“黑屏”问题其实是屏初始化没完成，不是HDMI输入没识别。用逻辑分析仪挂在MIPI总线上，先确认初始化序列有没有完整发出来，特别是最后的0x11(sleep out)和0x29(display on)两条命令有没有跟上，这是最基本的判断手段。

3.3 FPC走线和“mipi口插入FPC”的可靠性问题

最近有个热词叫“mipi口插入fpc的视频”，乍一看像是在说一个物理操作视频，其实背后反映的是MIPI接口在日常调试中特别容易出问题的一个环节：FPC排线的电气可靠性。MIPI DSI的lane速率基本都在1Gbps以上，FPC排线如果太长、太细、阻抗不连续，信号质量会急剧恶化。FPC连接器接触不良还会导致个别lane开路或者短路，轻则花屏，重则MIPI链路彻底训练失败。

我自己就遇到过一回，一个13.3寸的4K屏模组，用的是40pin FPC，一开始怎么调都没画面，后来用示波器按通道逐个量，发现第3组差分pair的负端波形完全消失，重新把FPC翻过来对准插了一次，再用高温胶带固定住，画面立刻正常。这里有个经验：FPC插入MIPI座子时有一个最小插入深度和锁扣方向，很多新手会把排线插歪，只顶到一半，看着卡扣锁上了，实际触点没完全接触。

做产品设计时，强烈建议在MIPI差分走线上预留串阻和测试点。串阻一般放在源端，阻值22到33欧姆，用来降低振铃；测试点用0欧电阻跳线形式，调试时拆掉电阻可以直接把示波器探头卡上去测。量产时可以根据信号质量决定是否焊上。FPC本身露铜区要求做阻抗控制，差分阻抗100欧，单端50欧，如果FPC供应商不专业，这里会开出天坑。

4. FPGA集成IT6626：怎么把内容变成像素流

4.1 为什么有人用FPGA做MIPI源，而不是直接用桥接芯片

再说说热词“fpga实现mipi”。很多工控和机器视觉项目里，主控用的是FPGA，不是传统的ARM或x86，但FPGA要驱动一块MIPI屏，最省事的办法其实是买一颗HDMI转MIPI成品芯片，让FPGA通过HDMI接口把视频送出去。但有些项目对延迟、时序、帧格式要求极其苛刻，比如需要把FPGA内部生成的裸机图形数据精确映射到屏上每一行，成品桥接芯片的缩放和时序处理会引入额外不确定性，这个时候工程师就会选择在FPGA内部自己实现MIPI DSI源。

在FPGA里自己发MIPI DSI并不复杂，本质就是要把并行像素数据按字节时钟串行化，并加上包类型头、payload、校验尾，再按lane分发到多个串行器上。难点在两点：一是高速串行输出的物理实现，FPGA内部通常没有真正的MIPI PHY，需要把普通的LVDS或者HR I/O拼起来当差分对用，精度和抖动不如专用PHY；二是协议时序，特别是DSI的HS(高速)和LP(低功耗)模式切换，时序不对会导致面板无法锁定。

而像IT6626这样的芯片对FPGA项目最大的意义在于：FPGA完全不用管MIPI的实现细节，只要输出一个标准的HDMI/DVI信号，或者哪怕是并行RGB加行场同步信号，交给IT6626去封装。以FPGA为源，IT6626为目标，中间走HDMI，等于把最麻烦的高速协议处理外包给一颗经过验证的ASIC，稳定性远超FPGA内置逻辑一连几天跑测试的心里没底状态。

4.2 时钟与像素参数计算：FPGA侧要送什么时序

FPGA如果想通过IT6626输出MIPI，首先得清楚IT6626接收HDMI时的期望输入时序。HDMI本身可以从像素时钟恢复，所以FPGA要做的就是产生一组符合VESA规范的视频时序，包含hactive、vactive、hfp、hbp、hsw、vfp、vbp、vsw这些时序参数，并在数据通道上按行输出RGB像素。

以1080P60为例，像素时钟是148.5MHz，一行总长2200像素，其中有效像素1920，水平前沿88，水平同步44，水平后沿148；一帧总行数1125，有效行1080，垂直前沿4，垂直同步5，垂直后沿36。FPGA送出的数据通道要严格按照这个节奏，不能有跳变，否则HDMI接收端解出来的像素流会出现行错位。

如果用IT6626做分辨率缩放，比如把1920×1080缩放到800×1280竖屏，那FPGA侧其实可以偷懒，直接按标准1080P送，芯片内部做scale down。但要注意，缩放常常会改变画面比例，如果不想变形，最好在IT6626寄存器里配置输出裁剪或者等比居中。我自己一般在FPGA侧就把分辨率设成和屏一样，让IT6626只做透明透传，这样处理最简单，也最不容易出错。

4.3 初始化IT6626的常用寄存器配置思路

IT6626这类桥接芯片的初始化基本逃不开下面几步：

1. 复位和时钟使能，等待内部PLL锁定。
2. 通过I2C读取芯片ID寄存器，确认型号和批号。
3. 配置输入接口模式，让它自动检测HDMI还是DVI信号，自动识别分辨率。
4. 配置输出接口模式，选择DSI还是CSI，设置lane数量、lane速率、输出分辨率、像素格式。
5. 如果通过EEPROM加载，则预先把配置写入EEPROM，并设置芯片启动脚位电平。
6. 如果没有EEPROM，由主控在每次上电后通过I2C把配置数组写入寄存器组。

寄存器数组怎么来？一个是利用ITE提供的调试工具，用USB转I2C适配器连接板子，在Windows工具里一边看图像一边点选配置项，然后导出配置数组。另一个是从屏厂提供的参考设计中抄，很多屏厂对外发布的MIPI转接板方案里都含有一段IT6626初始化函数，直接拿过来跑通再改分辨率参数就行。要注意的是，直接抄来的配置数组往往带有特定屏的初始化和特定主板的时序参数，如果面板换型号，这段数组极可能不能直接用，必须重新检查输出时序和初始化命令。

5. 常见问题与排查技巧实录

5.1 问题一：接入HDMI后屏幕一直黑，但IT6626供电正常

先不要怀疑芯片坏，按下面顺序查。先量IT6626的HDMI输入端有无5V信号，查看HPD引脚电平是否正确，很多HDMI源设备要看到接收端HPD拉高才愿意输出信号。HPD(热插拔检测)是接收端通过一个电阻上拉到HDMI座子19脚的电平，源端检测到这个高电平才开始TMDS/FRL信号输出。经常有设计把这个上拉电阻漏加，或者阻值选得太大，源端判定不出来，自然就没有信号到芯片。

再看I2C是否可读，如果能够正常读出IT6626的寄存器值，说明芯片内部逻辑已启动，问题大概率出在输入链路或者源端握手。如果I2C读写超时，先查复位引脚有没有被外部拉死，再查主时钟有没有起振。这里有一个经验：I2C地址位可能有跳线选择，同一颗芯片在两种地址模式下的从机地址不同，代码里写死的话换板子就翻车。

5.2 问题二：有图像但画面闪烁、水波纹、细横纹

这种问题多半在MIPI链路的信号完整性上。MIPI的lane速率高，FPC排线或PCB走线任何一处阻抗失配都会造成反射，反射叠加在眼图上表现为抖动增大，进而被面板端判断为误码，触发重传或丢帧。先用示波器看MIPI差分信号的眼图，重点是测量靠近面板连接器处的波形，确认眼高、眼宽是否满足MIPI规范。如果眼图惨不忍睹，就往源端串阻大幅度调，比如从0欧调到33欧，同时检查FPC排线走线有没有跨越其他高速信号或者被金属骨架遮挡。

另一个隐藏因素是和面板初始化序列里的“同步”参数有关。有些屏要求把Vsync、Hsync相关的寄存器设置得和输入帧率一致，如果IT6626输出帧率和屏期望的稍有偏差，屏内部时序就会周期性溢出，表现为“每隔几秒轻微抖一下”，这种问题在逻辑分析仪上很难发现，需要直接用示波器测量面板的TE输出信号，和输入帧同步信号对照周期差。

5.3 问题三：MIPI波形正常但屏幕显示色彩偏绿或偏蓝

色彩通道顺序错了。IT6626输出的是RGB888三通道并行数据，但MIPI DSI规范里像素数据的bits排列是有固定格式的，0x3A命令选择24bit模式后，每个像素按R、G、B顺序排列。如果屏端控制器收到的顺序和屏的物理排列不匹配，就会出现通道互换。这个问题在IT6626寄存器里通常有一个“RGB swap”或“component swap”选项，改一下就行。如果改寄存器没反应，那就得怀疑屏驱动IC本身有没有内置的色序设置，比如ST7701S里也有一项“RGB ordering”控制位，需要配套调整。

还有一个常见原因是像素格式选择错误。HDMI输入如果是YUV420色彩空间，IT6626内部会把它转换成RGB，但这个转换矩阵如果有寄存器配置成YCbCr601或709，得到的结果会在低饱和度画面下出现明显色偏。这个转换系数看似小事，实际调起来很恶心，因为纯色画面看着正常，一到肤色和渐变背景就露馅。

5.4 问题四：FPGA生成的MIPI信号能被示波器看到，但屏不亮

这种通常是MIPI DSI的LP模式时序不对。屏幕初始化阶段必须通过LP命令模式发送命令，FPGA实现MIPI源时，要正确实现LP-TX、LP-RX、HS-burst这些状态机。很多FPGA开源代码只实现了HS模式数据发送，没有做真正的LP命令传输，导致初始化命令在总线上没成功传递。还有一种是时钟lane的连续时钟问题，DSI协议里clock lane在HS模式下必须持续输出时钟，如果时钟只在数据包期间输出，面板会一直等不到稳定时钟而无法进入显示状态。

如果你是用IT6626做中转，那FPGA侧的MIPI状态机问题会被IT6626“屏蔽”掉，因为IT6626只吃HDMI或并行RGB。所以简单项目上直接用IT6626，能帮你绕开FPGA实现MIPI的软肋；真要FPGA直驱屏，至少得准备一台支持MIPI触发的示波器或者逻辑分析仪，把HS/LP时序抓下来和DSI规范逐项比对。

5.5 IT6626调试常见问题速查表

为了方便现场调试，我把踩过的雷整理成一张速查表，省得临时翻手册：

这张表只能帮你缩小范围，真正的疑难杂症还得靠示波器和逻辑分析仪交叉验证。毕竟MIPI信号是GHz级别的差分对，凭感觉和万用表很难抓到偶发问题。

6. IT6626之外：显示方案选型的一点个人体会

做硬件这行十年，我从HDMI 1.4时代一路调到HDMI 2.1，最大的体会是“桥接芯片”这个位置一直被低估。很多人觉得协议转换就是个转接头，随便拿颗芯片怼上就行，真到调屏的时候才发现，芯片对源设备的兼容性、对面板的适配能力、对FPC物理层的容忍度，每一项都能让项目延期一周以上。

IT6626这颗芯片我实际用下来的感觉是：它把HDMI这个“家庭影院出身”的接口，和MIPI这个“手机平板出身”的接口，用一颗ASIC缝合得很自然。对做消费类便携屏、工业HMI、FPGA视频开发板的人而言，它的价值不在于跑分有多高，而在于稳定和兼容。你不需要在自己的板子上研究HDMI的FRL链路训练，也不需要研究MIPI DSI的物理层细节，一颗芯片加一段EEPROM配置就能把两个生态串起来。

最后分享一个我自己坚持的小习惯：所有用到IT6626的板子，我会在第一版打样时就把FPGA端的调试接口留出来，哪怕是只引出一个I2C和一组差分测试点。因为无论芯片手册写得再细，实际项目里总会遇到上游设备不按常理出牌的情况。有了调试口，你能用总线分析仪看到芯片内部到底发生了什么，而不是靠猜。这种“调试思维”比任何一颗具体芯片型号都更值钱。

如果你正在评估把HDMI信号转到MIPI屏的项目，我希望这篇东西能帮你理清方向。IT6626不是万能的，但当你真正理解透它的接收、转换、发送三个环节后，很多看起来玄乎的视频链路问题，其实都是可以按图索骥解决的。