企业官网建设流程全解析

画完原理图，点下“更新到 PCB”的那一刻，很多人会愣在原地：一堆元件框挤在板框外面，飞线像蜘蛛网一样缠成一团。原理图只是逻辑，PCB 布局和 PCB 布线才是把逻辑变成物理现实的环节，同一个电路，两个人布出来的板子，一个一次点亮、一个上电就啸叫，差别基本全在这两步。这篇内容面向的是刚过原理图关、正要下手画第一块或者第二块板的人，也面向那些画过几块板但总在小毛病上翻车的人，我会把布局的取舍逻辑、布线的参数依据、以及打样回来才会发现的问题，按实际动手的顺序捋一遍，给到能直接照着做的数值和步骤。

1. 布局动手之前的准备工作

很多新手拿到板图就开始拖元件，拖到一半发现板框尺寸不对、某个接插件要放到板边结果被结构挡住、层叠选错了导致阻抗算不出来，只能推倒重来。布局之前那段准备时间，看起来不产出任何东西，实际上决定了后面两天是顺畅还是返工。我个人的习惯是把这段时间控制在半天以内，但该确认的东西一条都不省。

1.1 原理图侧必须先清零的几件事

导入板图之前，原理图要处于“干净”状态。所谓干净，是指编译无告警、ERC 全部清零、所有元件都有确定的封装、所有网络都有明确的名字。我见过太多人跳过这一步，结果板图画到一半发现某个网络没有命名，EDA 自动生成了 NetC12 这种名字，飞线连到哪全靠猜。

具体要核对的清单大概是这样：单端网络（只有一个引脚连接的网络）全部处理掉，要么删掉，要么加测试点；电源符号统一，别一半用 VCC 一半用 VDD；NC 引脚明确标记为不连接，避免 EDA 生成一堆悬空飞线干扰视线；封装的引脚编号和原理图符号必须一致，尤其是三极管、MOS 管、排针这类容易搞反的器件。这一步最省事的做法是在原理图导出网表后，对一遍元件清单和封装清单，数量对得上再进板图。

提示：元件封装一定要在原理图阶段就绑定好，不要在板图里临时换封装。临时换封装会导致焊盘编号变化，已经布好的线会被打断，更麻烦的是容易漏掉某些引脚。

还有一件事容易被忽略：机械结构的确认。板子的外形尺寸、定位孔位置和孔径、连接器的朝向和高度限制、外壳内部的空间，这些信息必须来自结构图或者实物测量，不能凭感觉画。我吃过一次亏，板框按目测画小了两毫米，打完样装不进壳体，只能拿锉刀手工修边，把板边的走线全磨出来了。

1.2 层叠结构怎么定，别上来就四层

层叠的选择直接决定了后面的阻抗、回流和布线难度，这个决定要在布局之前做完。两层板和四层板的差别，不只是多两层铜，而是回流路径从“被迫绕行”变成“有专用平面”。

两层板的特点是成本低、打样快，缺点是地平面不完整。信号回流只能在顶层和底层之间来回跳，走线一密集，回流路径就被切得七零八落，稍微带点速度的信号就会出现振铃和过冲。两层板适合什么场景？电源简单、没有高速接口、主频不高的控制板，比如一些继电器控制板、简单的传感器采集板，这类板子跑几十兆以内，两层完全够用。

四层板是绝大多数带主控的项目比较舒服的选择。常见的叠层是：顶层信号、第二层完整地平面、第三层电源平面、底层信号。这个结构的好处是顶层和底层的信号都有一个相邻的参考平面，回流路径短且连续，阻抗也容易控制。总的板厚 1.6mm 时，顶层到地平面的介质厚度通常在 0.15 到 0.25mm 之间，这个厚度直接决定了 50 欧姆微带线的宽度。

举个具体数字：介质厚度 0.2mm、介电常数约 4.3 的情况下，50 欧姆微带线的线宽大约在 0.35mm 左右；如果介质厚度压到 0.15mm，线宽就要收到 0.25mm 上下。这就是为什么不能先画线再去算阻抗，线宽是被叠层锁死的。我的建议是先用阻抗计算工具把常用线宽算出来，记在纸上，布线时直接照着用。

1.3 把元件按“角色”分组，而不是按编号

布局的本质是给每个元件找一个物理位置，而位置的依据是它在电路里的角色，不是它在原理图里的编号。我在动手前会先把所有元件在纸上或者表格里过一遍，分成四组。

第一组是核心器件：主控、晶振、存储器、复位电路。这组决定板子的中心位置，通常放在板的几何中心附近，方便向四周辐射走线。第二组是功率器件：开关电源芯片、电感、输入输出电容、MOS 管、散热片。这组要单独划一块区域，远离小信号，靠近电源输入口。第三组是接口器件：各种连接器、保护器件、ESD 管。这组的位置几乎不由你决定，由结构和使用习惯决定，必须贴着板边。第四组是辅助器件：指示灯、按键、测试点、调试口，这组可以见缝插针。

分组做完，布局的大框架就出来了。这时候再去板图上拖元件，其实只是把纸上的方案搬到软件里，效率比边看边想高得多。顺带说一句，元件编号在布局阶段最好保持和原理图一致，不要随手重新编号，否则后面查线的时候两边对不上，会很痛苦。

2. PCB 布局的核心逻辑

布局占了整个设计工作量的大概四成，但它决定了布线的六成难度。布局合理，布线是顺水推舟；布局糟糕，布线阶段就得靠大量过孔和绕线来补救，最后板子能跑但性能打折。这一节讲的是布局里几个真正影响结果的决定。

2.1 功能分区要划出物理边界

分区不是嘴上说说，要在板图上看得见。我的做法是先按功能把板面切成几块，然后在每块之间留出一条明显的“隔离带”，这条带子上不放大元件、不走长线。

具体分几块，取决于电路复杂度，一般是这样：电源输入与变换区放在板的一角，靠近电源插座；数字区放主控和存储器；模拟区放运放、基准源、ADC 前端；接口区沿板边分布；如果有无线模块，还要单独划一块射频区。模拟区和数字区之间的隔离最讲究，理想情况下模拟地和数字地在这块区域下方是分开的，只在 ADC 芯片附近单点连接。

分区的实际意义在于，它把“干扰”这件事在物理上隔开了。开关电源的节点电压每秒跳变几十万次，dv/dt 很大，它的铜皮就是一块天线；模拟前端处理的是毫伏级信号，两个东西挨在一起，耦合是必然的。分区之后，至少耦合路径变长了，衰减了。

注意：分区别做成“回”字形或者把某个区域完全包围。闭环的铜皮在特定频率下会形成环流，反而变成辐射源。区域之间的边界最好是开口的，让地平面能自由延展。

2.2 关键器件的落位顺序

布局有严格的前后顺序，顺序错了就得反复挪。我固定的顺序是：定位孔和连接器 → 主控 → 晶振与去耦 → 电源变换 → 模拟前端 → 外围辅助。

定位孔和连接器必须先定，因为它们是“不可动”的。定位孔的位置来自结构图，连接器的位置来自使用场景——比如调试口要方便插线，电源座要靠近板边，天线座要远离金属结构。这些东西定下来之后，剩下的元件才有参照系。

主控落位之后，晶振要紧贴它的时钟引脚。晶振到芯片引脚的走线越短越好，最好控制在 5mm 以内，而且这段线下面要有完整的地平面，周围用地过孔围一圈，形成局部屏蔽。晶振下方不要走任何其他信号线，这一条是硬规矩，走过一条线就可能把时钟的抖动抬上去。

去耦电容的位置是最容易被敷衍的一环。新手常犯的错是把所有 0.1uF 排成一排放在芯片旁边，看起来整齐，实际上离引脚很远。正确的做法是每个电源引脚配一个 0.1uF，放在引脚背面或者紧邻位置，电容的地端用过孔直接打到地平面上，电源端先经过电容再到引脚。这句话的意思是：电源的路径应该是“电源平面 → 过孔 → 电容焊盘 → 芯片引脚”，而不是“电源平面 → 过孔 → 芯片引脚”，电容挂在旁边当摆设。

大容量的储能电容（比如 10uF、22uF）可以放得远一点，它的作用是补低频，位置宽容度高。小容量的 0.1uF 管的是高频，位置差几毫米效果就打对折。

2.3 散热与机械约束，别等打样才发现

热这件事在低功耗板子上不明显，一旦有线性稳压器、功率 MOS 或者大电流 LED 驱动，就必须在布局阶段考虑。基本的判断方法是算一下功耗：线性稳压器上的压降乘以电流就是它自己要烧掉的功率。比如输入 12V 输出 5V、电流 0.5A，稳压器上就是 3.5W，这个热量在小封装上足以把自己烤到保护。

布局上能做的是：把发热器件分散开，不要扎堆；发热器件远离电解电容和晶振，电解液会干、晶振频率会漂；在发热器件下方铺大面积铜皮并打散热过孔阵列，把热量导到背面的地平面或者专门的散热铜区；如果外壳是金属的，考虑用导热垫把热量传到外壳。

机械方面还有几个细节：板边器件要留出足够的间距，一般元件本体距板边不小于 0.5mm，焊盘距板边不小于 0.3mm，否则铣边的时候容易伤到焊盘；如果有拼板，V-cut 位置附近不能放元件；板子上要有 Mark 点，贴片机对位用，通常放在板的对角，直径 1mm 的裸铜圆，周围 2mm 内不要有其他铜和丝印。

3. PCB 布线的关键决策与参数

布局定完，飞线会变得清爽很多，这时候才轮到布线。布线不是“把线连上”，每一条线背后都有宽度、路径、参考平面的选择，这些选择决定了板子能不能稳定工作。

3.1 线宽到底给多宽，用数字说话

线宽的第一依据是电流。业界通用的载流经验公式描述的是“给定温升下，导线截面积和电流的关系”，影响因子包括铜厚、是否外层、允许温升。为了便于实操，我把它换算成一张常用表格，条件是 1 盎司铜厚（约 35 微米）、允许温升 10 摄氏度、外层走线。

这张表的使用方式是：先算出实际电流，再留 1.5 到 2 倍余量去查表。为什么留这么多？因为表里的温升是 10 摄氏度，实际板子在密闭外壳里的环境温度可能是 50 度，10 度温升意味着导线要跑到 60 度，已经很烫了；另外过孔、焊盘、连接器处的截面积都比走线小，瓶颈往往不在走线上。

举个实际例子：一块板子 5V 输入，后面带三路负载总共 2A。那么电源主干线至少要按 3A 到 4A 设计，查表得 2mm 左右，这个宽度在普通板子上已经算粗线了。如果空间不够，有三个办法：走双层并行（顶层和底层各走一半，用过孔并联）、改成铺铜而不是走线、或者把这段电源改成平面。我个人偏向铺铜，形状自由，还能顺便散热。

过孔也有载流限制。常见的 0.3mm 孔径、0.6mm 焊盘过孔，1 盎司孔铜的情况下大致能过 1A 左右，大电流路径上要并排打两到三个过孔。别小看这个，很多人电源线画得很粗，最后卡在一颗过孔上。

3.2 电源与地：回流路径比线宽更重要

新手布线最典型的误区是只盯着“电流从哪来”，不看“电流回哪去”。任何信号的电流都是闭环的，去路和回路面积越大，辐射和串扰越严重。高频信号的回路电流会自动贴着去路走，走的路径就是参考平面。

所以布线的核心原则之一是：任何一条信号线，下面（或者相邻层）必须有一个完整的参考平面。微带线参考相邻层的地平面，带状线参考上下两个平面。如果一条线在走的过程中跨过了地平面的裂缝（比如地平面被电源走线切开了），回路电流就必须绕远路，形成一个大的环路，这时候辐射和串扰都会上来。

实际操作中，避免跨分割的方法是：布线前先看一眼地平面是否完整。四层板里第二层整层是地，只要不在这一层走线，它就是完整的；两层板没有专门的地平面，只能靠在信号线周围铺地铜并多打地过孔来模拟，效果差但聊胜于无。

开关电源的布线是另一个重点。它的核心是“功率环路面积最小”。以最常见的降压变换器为例，功率环路是：输入电容的正端 → 开关管 → 电感 → 输出电容 → 回到输入电容的地端。这个环路里电流在开关瞬间是突变的，环路面积越大，辐射越强。所以输入电容要紧贴芯片的输入引脚和地引脚，输出电容要紧贴电感输出端，整个环路的铜皮要短而宽。

反馈线是另一个坑。反馈采样点必须从输出电容的后面取，不能从电感刚出来的地方取，否则采到的是带纹波的电压，环路会不稳。反馈线要远离电感的磁场区域和开关节点，走内层或者用地线包起来。我见过一个案例，反馈线从电感正下方穿过，输出纹波大了一倍，把线挪开就恢复正常了。

3.3 差分与等长，什么时候必须做

差分对的处理，取决于速率。低速的差分信号（比如 RS485、CAN）主要靠差分本身的共模抑制，对内等长要求不严格，做到 ±20mil 以内就行。高速差分（USB 2.0 高速模式、以太网、HDMI）就必须认真做。

基本要求有三条：第一，对内两条线要等长，误差控制在 ±5mil 以内，因为两条线的长度差会直接转化成相位差，变成共模噪声；第二，两条线要等间距并排走，间距保持恒定，中途不要突然分开又靠拢，否则差分阻抗会跳变；第三，差分对要有连续的参考平面，中途不要换层，如果必须换层，要在换层过孔旁边就近打地过孔，给回流电流一条通路。

差分阻抗的数值由叠层决定。常见的 100 欧姆差分对，在四层板、介质 0.2mm 的叠层下，线宽 0.2mm、间距 0.2mm 大致能到这个值，但具体还要用阻抗工具算，不同板厂的介质参数有偏差。下单时要把阻抗要求写进工艺说明，让板厂按阻抗控制生产。

并行总线的等长（比如存储器接口）要按主控手册的时序预算来。通常的规则是：同一个字节组内的数据线和对应的选通信号等长，误差控制在 ±25mil 到 ±50mil；地址和控制线相对时钟的误差按手册给的范围。等长的目的是让同一组信号在同一时刻到达，采样窗口才够宽。做等长的时候，绕线的形状尽量用平滑的蛇形，不要用直角折返，蛇形的间距不小于 3 倍线宽，否则相邻段之间会自己耦合。

3.4 模拟小信号与开关电源的隔离

模拟前端最怕两样东西：地噪声和空间耦合。地噪声来自数字电路和功率电路的回流，空间耦合来自电感的漏磁和开关节点的高 dv/dt 铜皮。

做法上，模拟部分尽量集中在一小块区域，下方用独立的地铜（或者四层板里在地平面上开一个槽，把模拟地和数字地在 ADC 下方单点连起来）。模拟信号线走内层，两边用地线包围，这叫“包地”，包地的地线要每隔一段打过孔到地平面，不然这条包地线自己会变成天线。

开关电源的电感是有漏磁的，它会向四周辐射磁场，磁场穿过信号环路就会感应出电压。所以电感周围 3mm 到 5mm 内不要走敏感的模拟线，也不要放高阻抗节点（比如运放的输入端）。开关节点的那块铜皮，面积够载流就行，不要为了好看铺一大片，它是板子上 dv/dt 最大的地方，面积越大辐射越强。

模拟和数字的供电也要分开。常见做法是用一颗磁珠或者小电感把数字电源和模拟电源隔开，模拟电源端再配 10uF 加 0.1uF 的电容。磁珠的选择要看电流和频率特性，直流电阻要小，否则压降会影响模拟电路的供电电压。

4. 从零到出图的完整实操流程

前面讲的是原理和取舍，这一节把它串成一条可以照着走的流程。我以一块典型的四层控制板为例，从建板到出 Gerber，把关键参数和操作顺序列出来。

4.1 规则先设好，再动手画

规则设置放在最前面，原因是如果先画再设规则，DRC 会报出几百条错误，改起来毫无头绪；反过来先设规则，画的时候软件会实时提示，等于一边画一边被检查。

我常用的规则参数大概是这样（这是一个通用起点，具体按板厂能力调整）：

除了这些几何规则，还要设网络类规则。把电源网络和地网络单独归成一个类，给它们更宽的线宽和更大的过孔；把差分对定义成差分对，指定目标阻抗和等长容差；把高速信号单独归类，规定它们的布线层和参考平面。这些设置一次做完，后面所有布线都受约束，比自己用眼睛检查靠谱得多。

板框的绘制要注意闭合，而且要放在专门的机械层上。定位孔用非金属化孔还是金属化孔要按需求定，一般安装孔用非金属化，周围留一圈禁布区，防止螺丝头压到走线。

4.2 布局的实操动作与飞线引导

布局阶段我主要靠飞线的密度来判断位置是否合理。EDA 会把所有未连接的引脚用飞线连起来，飞线越短越集中，说明布局越合理。具体操作上，我会先打开飞线显示，把所有元件散开摆放，然后按功能组一组一组地靠拢，每挪动一次就观察飞线的变化。

主控落位之后，先处理晶振和去耦，这两样对位置最敏感。接着处理电源，把输入电容、电感、输出电容沿着功率流向排成一条线，注意让功率环路面积最小。然后处理接口，连接器贴边，保护器件紧贴连接器（ESD 管要在信号进入板内的第一站，而不是放在芯片旁边，这一点很多人搞反）。

布局阶段有个技巧：把元件先摆成“原理图的样子”。也就是说，如果原理图上主控在左、电源在右、接口在下，那布局时也大致按这个方位摆第一版，飞线会立刻变得很有条理。第一版摆完再逐步优化，比一开始就追求完美位置要快得多。

摆完之后做一次整体检查：所有元件是否都在板框内、是否有重叠、定位孔周围是否干净、板边器件是否留了足够间距、丝印是否互相压字。这一步花十分钟，能省掉后面很多返工。

4.3 布线的顺序与手工和自动的分界

布线的顺序我固定为：关键信号 → 电源 → 地 → 普通信号 → 铺铜。

关键信号包括晶振、差分对、高速总线、复位、反馈线。这些线对长度和路径敏感，要优先给它们最好的通道。晶振线短而直，包地；差分对成对走，保持间距；高速总线按组走，先走通再等长。

电源布线用宽线或者直接铺铜，主干按电流查表，分支可以细一些。电源走线尽量走一层，不要频繁换层，换层就多一个过孔，多一处压降和寄生电感。如果必须换层，在过孔旁边多打几个并联。

地不用“走线”，用地平面或者铺铜解决。两层板没有地平面，就用底层铺地，然后在顶层的关键位置多打地过孔，把顶层的地铜和底层连起来。地过孔的数量要足够，一般每平方厘米至少两到三个，去耦电容旁边、晶振周围、连接器附近要加密。

普通信号最后走，走的时候注意不要切断已经铺好的地平面。如果一条线实在走不通，宁可加一个过孔换层，也不要去切地平面。

关于自动布线，我的态度比较明确：只在不重要的板子上用，或者用来处理一些无关紧要的慢速信号。自动布线的问题是它不懂“哪些线重要”，会把所有线一视同仁，结果就是关键信号被绕得乱七八糟，地平面被切得支离破碎。真要省时间，用“交互式布线 + 局部自动”的组合，让软件帮你走那些你指定的、不敏感的网络。

4.4 收尾工作与出图前的检查

布线完成不等于结束，收尾这一块做的事很多。

铺铜要分网络铺，地铜铺满剩余区域，注意清除孤岛（不与任何过孔或者焊盘相连的孤立铜块，它会变成天线）。铺铜和信号线之间保持间距，不要贴得太近。电源平面如果用了负片，要检查分割线是否把某些网络的焊盘孤立出来了。

丝印整理容易被忽略。位号要清晰可读、方向一致、不压在焊盘和过孔上；极性器件要有明确的极性标识（二极管、电解电容、芯片第一脚）；连接器要标出引脚 1 的位置和功能；板子上要有版本号、日期、防静电标识。这些东西在调试阶段能救命，尤其是引脚 1 的标识，焊反芯片的代价通常是一颗芯片加一下午。

出图前的检查清单我一般这么过：DRC 全部清零；连线检查（对比网表和板图，确认没有遗漏连接）；层叠和阻抗说明写进工艺文件；Gerber 逐层预览，重点看阻焊层和钢网层有没有异常；钻孔文件确认孔径和数量；拼板方式和工艺边确认；Mark 点和定位孔的坐标写进贴片文件。

提示：Gerber 出完之后一定要用独立的查看工具打开再看一遍，不要只信 EDA 自带的预览。不同工具对某些图形元素的解释有差异，阻焊开窗和钢网开孔出错是最常见的翻车点，而且这两个错误在打样之前几乎无法从设计界面看出来。

5. 常见问题与排查实录

这一节是我这些年踩过的坑和见过的坑的汇总，按“现象—可能原因—处理方式”整理，方便对着查。

5.1 布局布线阶段的典型问题速查

5.2 打样回来才暴露的问题

有些问题在设计阶段完全看不出来，只有板子拿到手、焊上元件、上电之后才暴露。这类问题最值得总结，因为它们的排查成本最高。

第一种是封装做错。焊盘间距差 0.1mm，贴片的时候元件会偏移；引脚编号搞反，芯片焊上去直接短路；散热焊盘开窗太大，焊膏把引脚顶起来导致虚焊。这类问题只能靠出图前逐个核对封装，尤其是自己画的封装，一定要对着器件手册的推荐焊盘图核对一遍尺寸。

第二种是过孔盖油和开窗搞混。有些过孔需要开窗（比如测试点、散热孔），有些必须盖油（防止短路），如果全局设置错了，调试的时候探针戳不到点，或者散热焊盘上沾了焊锡把两层短接。我现在的习惯是：测试点单独做成焊盘而不是过孔，避免混淆。

第三种是丝印压焊盘。虽然 DRC 会报，但很多人直接忽略。丝印压在焊盘上，焊接时丝印油墨会阻碍焊锡润湿，造成虚焊，而且贴片机的视觉对位可能被干扰。

第四种是板边处理。V-cut 的深度、工艺边的宽度、拼板间距，这些在软件里画得再漂亮，也要和板厂确认能力。常见的问题是拼板间距太小导致铣刀走不进去，或者 V-cut 位置刚好落在有走线的地方，掰板的时候把线扯断。

第五种是阻抗没控制。差分对算出来 100 欧姆，实际做出来 85 欧姆，原因是板厂换了介质厚度或者铜厚。解决办法是在下单文件里明确写出阻抗要求和允许偏差，并要求板厂提供阻抗测试报告。这一点在打样阶段就该养成习惯，不要等到批量才发现。

5.3 几个不写在教材里的实操心得

第一个心得：不要追求一次布完。我的习惯是布到 70% 左右停下来，整体看一遍，重点看电源路径和地平面。很多问题在这个阶段还能低成本修改，等到 100% 布完再改，牵一发动全身。

第二个心得：给未来的自己留后路。关键网络留测试点，不用的引脚引出焊盘，电源预留一个大电容的位置（哪怕不焊），调试口按标准间距引出。板子上多花几平方毫米，调试的时候能省几个小时。

第三个心得：善用 3D 视图。元件的实际高度、连接器的插入方向、散热片和外壳的干涉，在 2D 视图里完全看不出来。花十分钟把 3D 模型导进去看一眼，能避免很多装配问题。

第四个心得：把每次踩的坑记下来。我有一份自己的检查清单，每遇到一个新问题就加一条，现在有四十多条。这份清单比任何教程都值钱，因为它是用真实的打样费和调试时间换来的。

6. 我个人在这两步上的体会

布局和布线这两件事，说到底是在一堆互相冲突的约束里找平衡：性能要好、成本要低、尺寸要小、工期要短。没有任何一块板子能把所有指标拉满，专业和不专业的区别，不在于会不会用工具，而在于知不知道自己每一步在牺牲什么、换来什么。

我刚开始画板的时候，最大的误区是把布线当成“连通性任务”，觉得线连上了、DRC 过了就完事。后来才慢慢明白，DRC 只保证板子能做出来，不保证板子能好好工作。真正决定成败的，是那些 DRC 检查不到的东西：回流路径是否连续、功率环路是否够小、去耦电容是否真的在去耦、模拟地和数字地是否在该连的地方连了。

如果只让我给一条建议，那就是先把布局做扎实，宁可多花半天时间在布局上反复调整，也不要指望靠布线去补救布局的错误。布局错了，布线只是把错误固定下来；布局对了，布线是水到渠成的事。

另外，别怕改。第一版画完放两天再看，往往能发现一堆问题。隔一段时间再看自己的板子，视角会不一样，这种“冷却期”比任何检查工具都有效。