企业官网建设流程全解析

为晶体管的本征阻抗，描述放大能力

晶体管的跨导与寄生电容的比值，表示晶体管能放大信号的最高频率

每单位电流能提供的增益，反映了电流的效率

一、单管/的设计

1.主要设计思想：

由平方律关系：,只需要知道其中的三个的两个就可以计算出第三个，为简化参数设计（晶体管工作饱和区），,在和L确定的情况下，均正比于W，所以改变W，几乎不影响和

所以固定时：

(1)/来确定Vgs的上限

（2）/(截止频率)和来确定合适的和

（3）最后根据平方律关系扫描W

二、 id不变，W和L对本征增益和截止频率以及跨导之间的关系

1.结论

注： W/L变大，L不变，W对本征增益，截止频以及跨导效率都没影响，Id固定，所以需要减小Vgs。

2 .证明所以改变W，几乎不影响和

下面对W进行扫描：

（1）电路图中设置四个变量

（2） ADE L中先对变量赋值，再进行DC扫描，run后print查看详细参数

（3）Results Display Window中 OP("/NM0" “??”),将??改为对应参数名，写入到Setting Output中的Expression，并设置Name后，plot，即可再outputs中显示参数

(4) idc电流设置到out中

(4) 使用Parametric Analysis 对W进行扫描，分别设置变量名字，起始点，线性步长，步长大小进行扫描，将和Send to New Window，进行查看

（5）结论： 由曲线可以看出，在W足够大（边界效应弱：）时，和在VG以及L不变的情况下呈现出弱相关

3. 分析W,L,Vgs,对和以及的影响

（1）在output中先增加的值（另，上图中的值设置成了,现在开始修正为了

(2)在Parametric Analysis设置L和Vgs两个变量（谁当x轴，谁设置在下面）

（3）仿真完成后对结果进行分析：

（3.1）本征增益

随着的增大而增大，随Vgs的增大而减小

且∝

(3.2) 截止频率

（Ft）随Vgs的增大而增大，L的增大而减小

（3.3）电流效率

随着Vg的增大而减小，后期随L的变化区别不大（前期大的原因：Vth是450mV左右，刚开启处于亚阈值区，正比于）

三、 单管设计示例（Vds还是要0.6，仅让mos管工作在饱和区）

1.实验方法

简洁版：看，放入到和Ft里找适合的L和Vgs的范围，最后扫描W，找合适的Id

2. 详细步骤：

(1). 通过（8） 曲线首先确定（<570mv）,

(2). 用V将弄到对应的值，寻找满足条件的L，如果都不合适的话，可以增大L的扫描密度

我的显然在黄色线和绿色线之前，我选择增大L的扫描密度，显然只有绿色线和浅蓝色线满足，但是浅蓝色已经在30G的边缘了，使得Vgs的摆幅很小，所以我选择绿色的线(L=380nm)

（3）在根据绿色的线，在中<570mv均满足，则在Ft中寻找Vgs的最小值，我的在0.5-0.57均满足，为减少亚阈值影响，我选择Vgs=570mv

(4)现在(已给量)，均已确定，在变量中设置对应的数值，最后对W进行扫描看id曲线即可获得最后的参数，W=5.4um即可满足设计条件

（5）将W=5.4um 修改到参数列表，进行dc,回查是否满足设计条件

四、单端共源级放大器设计实例

1. 单管W,L,Vgs的确定

1.1前置知识补充：

带宽：>>C寄生电容 ，

主极点频率：

噪声： 热噪声闪烁噪声

1.2 操作方法

这部分跟(三)的实验方法一样：GBW和->->>上线 ->*-> 合适的L和的下限 ->W

1.3 具体步骤：

（1）由，计算的>0.625 mS

由于热噪声与成反比，所以增大对噪声进行降低，我们取=0.7 mS（由于我第一次取gm为0.7，导致了后面增益一直到不到要求，所以选择了更大的gm，来增大L，使低频增益上升）

（2） 由> 7 可得< 601 mV

( 3 ) 由>126dB, 我们选择L=1000n ,Vgs1=500mV

( 4 ) 将 L Vgs 和vd进行设置，对W进行扫描，看Id曲线，选择W=15.3u.

（5）进行参数验证

2. 在固定id，对本征增益，带宽以及噪声的分析

2.1 电路修改以及本征增益，带宽和噪声如何设置到OUT中

calculator计算带宽和gbw的表达式：

gain_dc =value(db(vfreq('ac "/net2")) 1000)

GBW =cross(db(vfreq('ac "/net2")) "0" 1 "either" nil nil nil)

2.1.1 现将电路修改到如下：

2.1.2.进行ac仿真和noise 仿真

先进行如下配置

然后 Direct Plot Form 设置noise, input Noise V**2/HZ,将vg波形输出，然后send to calcultor,先 integ在sqrt进行开方

先进行仿真，看noise是否在范围内，若不在，通过降低Vg，增大W（面积）来减少噪声，并且重新扫描合适的W值

设置好以后在ADE L进行仿真，确保gan_dc和GBW在相应值中

3.将电流源替换成Pmos，如下图：

由于要增大的阻抗，来使直流增益接近M1的本征增益（L2>3L1且避免面积增大导致寄生电容的显著增加，L2<10L1）

增大Vgs->Id不变，减小gm(减少负载管的噪声电流).Vgs过大会导致摆幅减小。线性度变差，Vgs2<0.9V

我取L2=4.654u, vgs2=650mV,再对W扫描得到相应的参数，最终结果如下：

五、思考题

1. 提高低频增益：

(1.1)主要方法∝,∝ L1 ,通常小于，最后并联电阻由小的决定

（1.2） 次要∝

2. 提高带宽

GBW=

（2.1）∝

（2.2） 减小M2的面积（M2面积过大，引起寄生电容显著增大，使得,不再成立，导致GBW降低）

3. 降低热噪声

（3.1） 增大gm1 等价于增大

(3.2) 减小gm2

4. 降低闪烁噪声

（3.1） 减小M1面积

（3.2） 增大, M2的闪烁噪声∝ 1/gm1

5.提高输出摆幅

< Vout <

(5.1) 增大(W/L)2, 由于Pmos的迁移率低于Nmos，所以同样的Id情况下需要更大的W/L，也导致了Vod2比Vov1要大，是制约摆幅的主要因素

（5.2）增大(W/L)1