企业官网建设流程全解析

做硬件这些年，我经常被问到同一个问题：“HDMI 一分二的线才二十几块钱，直接插上就能用，为什么你们做板卡还要专门加一颗芯片？”每次听到这话我都得解释半天：那种“一分二线”本质是无源三通，只适合对信号质量要求不高的场景，而真正靠谱的分配器，内部至少要有一颗像 IT66612 这样的有源分配芯片。这颗芯片做的事情，远比你想的要多——它不是在“分线”，而是在“再生信号”。

这篇文章我会从 HDMI 分配器的本质讲起，拆解 IT66612 的信号链路、外围电路、EDID 与 DDC 处理逻辑，再结合我在 RK3566 平台上的真实联调经历，把从设计到落地的完整思路整理出来。如果你正在做商显设备、多屏拼接、录播采集这类项目，或者在选型 HDMI 分配方案时拿不准该怎么选，这篇文章应该能帮你省不少弯路。

1. 为什么“一分二”不能靠三通线解决：先认清分配器的本质

1.1 无源分线器的物理瓶颈

HDMI 是高速差分信号，TMDS 通道的速率在 HDMI 1.4 时代是 3.4Gbps，到了 HDMI 2.0 更是跑到 6Gbps 每通道。这种信号在 PCB 上走线都要严格控制阻抗和等长，更别说直接拿一根线并联出两个分支了。无源分线器的做法是把两个输出端直接并联在源端的差分对上，信号在物理上被强行分成了两路，每一路只能拿到一半的驱动能量，同时因为分支处阻抗突变，反射会变得非常严重。

我见过不少人用无源三通去接显示器，结果要么是黑屏，要么是画面雪花、间歇性闪烁。这不是线材质量问题，而是信号完整性被破坏的必然结果。高频数字信号不是水流，不能简单地“一分二”，它需要的是重新整形、重新驱动。

1.2 有源分配器的本质：信号再生

所谓有源分配器，就是在输入端把 HDMI 信号完整接收下来，经过均衡、时钟恢复、重新整形之后，再分别驱动两路输出。这个过程可以类比成复印：不是把原稿撕成两半分给两个人，而是扫描原稿后打印两份全新的副本。芯片在里面扮演的角色就是“扫描仪+打印机”的组合。

IT66612 就是这类有源分配器里的典型单芯片方案。它把多路 TMDS 接收器、时钟恢复电路、双路 TMDS 驱动器、EDID 管理模块和内部控制器集成在一起，外部只需要少量被动器件就能构建一个完整的 HDMI 一分二节点。

1.3 分配器真正要解决的三个场景

结合我接触到项目，HDMI 一分二的需求主要集中在三类场景：

• 商显展台：一台播放主机同时驱动两块拼接显示屏，要求两路输出画面完全同步，不允许出现卡顿和撕裂。
• 开发调试：比如 RK3566 开发板只有一个 HDMI 输出，但调试时既想接触摸大屏做交互，又想接一台监视器观察实际输出效果。
• 录播采集：HDMI 信号要同时送给显示器和采集卡/编码器，尤其在做视频会议录播时，采集端对信号质量要求反而比显示端更高。

这些场景有一个共同点：对信号稳定性和时序要求高，且两个输出口随时可能要独立热插拔。这正是 IT66612 这类芯片存在的意义。

2. 拆解 IT66612 的信号链路：从 TMDS 接收到双路重驱动

2.1 输入侧：均衡与时钟恢复

IT66612 的输入前端面对的是已经经过线缆传输衰减的 HDMI 信号。线缆越长，高频分量衰减越严重，眼图就会闭合。芯片内部的接收均衡器（Adaptive Equalizer）会针对线缆长度做自动补偿，把信号幅度恢复到一个合理的水平。

这里有一个关键点：均衡只是放大信号，并不能消除抖动。真正的“信号再生”依赖于时钟恢复电路（CDR）。CDR 会从输入数据的边沿变化中提取出时钟，然后用这个干净时钟重新采样数据，把传输过程中积累的时序抖动去掉。这也是有源分配器和普通放大中继器（Retimer）区别不大的地方，但 IT66612 把这一步做在了双路输出之前，保证两路输出拿到的是同一份“干净”数据。

2.2 输出侧：双路独立的 TMDS 驱动

经过恢复后的并行视频数据流，在芯片内部被复制成两份，分别送入两个输出通道的 TMDS 驱动器。每个输出通道都有自己的 PLL 和驱动电路，可以独立驱动较长的高清线缆。

实测中我比较在意的指标是两个输出通道之间的通道隔离。有些低端分配器两个输出口会互相干扰，表现为一路插拔时另一路画面闪烁。IT66612 的双通道是独立供电和独立驱动的，只要 PCB 布局不偷懒，这一路插拔对另一路的影响非常小，基本察觉不到。

2.3 EDID/DDC 通路与 HDCP 中继

HDMI 分配器不只是转发视频，还要处理显示器的“自我介绍”——EDID。源端（比如 RK3566）在上电时通过 DDC 通道（IIC 总线）去读显示器的 EDID，确认显示器支持什么分辨率、什么刷新率，然后才能正常输出。

IT66612 内部有 EDID 管理逻辑，可以同时读取两个输出端口显示的 EDID，然后根据预设策略，把某个端口（或合并后的）EDID 呈现给源端。这就是 DDC 的“截获与转发”。热词里提到的“hdmi的iic”，说白了这个 DDC 本质就是 IIC 协议，SDA 和 SCL 两根线，速率只有 100kHz 左右，与高速 TMDS 通道完全是两套物理链路。

如果传输的是受 HDCP 保护的内容，分配器还不能只做物理层转发，它必须扮演 HDCP Repeater 的角色：先与源端完成一次 HDCP 认证，再分别与两台显示设备各完成一次认证。这意味着芯片内部要参与 HDCP 密钥协商，每个输出口的 HDCP 状态机都要独立维护。IT66612 在固件层面已经内置了这套中继逻辑，硬件上你不需要额外加芯片，这也是“集成化”的重要体现。

2.4 内部控制器与固件加载

IT66612 内部有自己的微控制器（MCU）和寄存器组，开机后它会通过 IIC 从外部 EEPROM 加载配置，包括 EDID 数据、端口策略、HDCP 密钥相关设置等。这个设计思路很像 FPGA 的 SPI Flash 加载，只是规模小得多。

从应用角度，这意味着你可以不接任何外部 MCU，光靠一颗 EEPROM 就能让 IT66612 独立工作。反过来，如果你的系统里本来就有 MCU，也可以直接把 IT66612 挂在 IIC 总线上实时配置，灵活性很高。我在 RK3566 平台上就是这么干的，让主控通过 IIC 在启动时动态配置分配器，后面联调起来非常方便。

3. 用 IT66612 搭一个最小系统：集成化设计是怎么“省”出来的

3.1 传统分立方案的对比

在单芯片分配器普及之前，工程师通常会用两颗 HDMI 均衡/驱动芯片加一颗 MCU，再搭一堆逻辑电路来实现一分二。这套方案有几个问题：BOM 器件多，PCB 面积大，两条输出通道的一致性难以保证，而且调试时要同时照顾多颗芯片的寄存器配置，非常痛苦。

IT66612 把接收、处理、驱动、EDID 管理、HDCP 中继和控制器全部集成，硬件上的改动被压缩到极致。它不是简单地把几颗芯片封装在一起，而是真正把“分配”这个功能做成了芯片内部的完整数据通路，外部需要操心的事情自然就少了。

3.2 最小外围电路清单

按照 IT66612 的参考设计，一个能跑起来的最小系统大致需要这些外部器件：

这里面最容易被忽视的是 EEPROM。有些工程师为了省成本，想直接用 MCU 的 Flash 模拟，结果发现芯片上电时序要求配置在几百毫秒内就绪，如果 MCU 固件还没跑起来，IT66612 就只能用默认配置工作，打印机会黑屏或分辨率不对。所以我的建议是：第一版设计老老实实放一颗 24C02，成本不到一毛钱，但能少掉大量调试时间。

3.3 集成化带来的可靠性优势

从系统可靠性看，集成化最大的好处是减少高速信号在 PCB 上的改道次数。分立方案里，TMDS 信号要经过芯片 A 再绕到芯片 B，每一段走线都是一个潜在的风险点；而单芯片方案里，信号进入 IT66612 后直接内部复制输出，外部走线只需要处理“从连接器到芯片”这一小段。

我在实际项目里还发现，集成化对认证测试也有帮助。两路 HDMI 输出的差分对在 PCB 上对称布局，眼图和电磁兼容特性都会更好，辐射发射测试项目的压力会小不少。当然这只代表我自己的项目经验，严格来说还是要按实际测试数据说话。

4. HDMI 接口上的关键信号：引脚定义、IIC 总线与 HPD 时序

4.1 HDMI Type A 引脚速览

很多刚入行的硬件工程师画 HDMI 原理图时只照着参考设计连，不清楚每个引脚到底在干什么。这里用表格梳理一下分配器会涉及到的关键引脚：

对于输出口，TMDS 对方向反过来变成输出，HPD 则变成输入——用来检测下游显示器是否在线。这一进一出的 HPD 方向，恰恰是 EDID 管理能否正常工作的关键。

4.2 DDC/IIC 通路怎么接

DDC 总线工作在 5V 电平（实际 HDMI 规范里是 5V 容限），但很多芯片的 IIC 引脚是 3.3V 逻辑，所以原理图上必须注意电平匹配。一般做法是 SDA/SCL 加上拉到 5V 的上拉电阻，同时芯片 IIC 引脚内部有耐压保护，或者外部加电平转换。

另一个被忽略的细节是 IIC 总线的负载电容。HDMI 长线缆的 DDC 引脚会引入额外电容，如果分配器输入口和输出口的 SDA/SCL 都并联在总线上，总电容可能超过 IIC 规范的 400pF 限制，导致 EDID 读取不稳定。IT66612 在设计上会把输入口 DDC 和输出口 DDC 做内部隔离，不让线缆电容直接叠加，但你还是要在布局上让上拉电阻靠近芯片。

4.3 HPD 与 5V 检测的配合

HDMI 的“识别机制”是这样的：源端通过 HDMI 线缆给下游提供 5V 电源，同时监测 HPD 引脚。HPD 拉高，源端就认为有一台显示器接上了，然后开始走 DDC 读 EDID；HPD 拉低，源端就认为显示器断开，停止输出。

IT66612 作为分配器，要同时处理三个 HPD 关系：

• 源端 HPD（输出给上游）什么时候拉高？答案是当两个输出口中至少有一个下游设备在线时。如果两个显示器都关机，那源端应该看到 HPD 低电平。
• 输出口 1 的 HPD 干什么？检测显示器 1 是否接入。
• 输出口 2 的 HPD 同理。

这个逻辑芯片固件会处理，但你在测试时要特别注意一个现象：如果一路显示器关机，另一路显示器画面正常，源端可能因为 HPD 状态变化重新做 EDID 枚举，导致另外一路短暂黑屏。这个特性不一定是故障，而是 HPD 策略的默认行为。如果你不希望出现这种情况，可以通过 IIC 配置寄存器，把 HPD 策略改成“只要初始有一路在线就保持 HPD 拉高”。细节以芯片手册的寄存器说明为准，但思路是通用的。

4.4 顺带说下“视频旋转”

热词里有“hdmi视频旋转”，这里简单理清边界：HDMI 传输本身没有标准字段可以让接收端自动旋转画面。旋转这件事发生在信号源侧——比如 RK3566 的显示控制器直接输出竖屏分辨率的画面，或者 GPU 驱动里做旋转合成。IT66612 作为分配器对画面内容完全透明，它不会参与旋转，也不用关心旋转。唯一要注意的是竖屏显示器的 EDID 里 Preferred Timing 如果是 1080x1920，而你的播放主机输出的还是横屏 1920x1080，那画面可能会被拉伸或残留黑边。这种情况下你要在 EDID 管理里想办法让源端输出竖屏时序，办法是重写 EEPROM 里的 EDID，把头两个时序改成竖屏参数。

5. RK3566 平台联调实录：两个典型异常与完整的排查链路

5.1 测试拓扑

我手上的测试平台是一块 RK3566 开发板，系统是 Linux，内部走 DRM 显示框架。HDMI 源端接 IT66612 分配器输入口，输出口 A 接一台 1080p 便携屏，输出口 B 接一个“HDMI 转 CSI”采集模组，把画面同时送给同一块板子的 CSI 接口做画面分析。RK3566 本身不带 HDMI 接收能力，所以采集用外接模组，这也对应了“hdmi in rk3566”这类应用场景。

上电后理论上应该是 RK3566 正常出画面到便携屏，CSI 采集模组同步拿到相同画面。结果第一次上电就翻车了。

5.2 异常一：输出口 B 完全无信号，A 口正常

现象是 A 口显示器画面正常，B 口接的采集盒完全搜不到信号。很多人遇到这种情况第一反应是“芯片坏了”或者“焊接有问题”。我的排查链路是这样的：

第一步：量输入口 5V 和输出口 5V。输入 5V 来自 RK3566，正常；A 口输出 5V 正常；B 口输出 5V 正常。电源端没问题。

第二步：量 B 口 HPD 信号。B 口接了采集盒，HPD 应该被拉高。实测 HPD 电压只有 0.4V 左右——这是一个异常值。按理说芯片检测到下游设备后，HPD 会被内部上拉到接近 5V，0.4V 意味着 HPD 根本没被正确驱动，或者下游设备压根没有被芯片探测到。

第三步：用逻辑分析仪抓输入口 DDC。上电时 RK3566 应该发起 EDID 读取。抓包发现 RK3566 只对 A 口对应的 EDID 地址发起读操作，B 口对应的地址上没有任何 IIC 活动。这说明芯片根本没有把 B 口的状态报给源端。

第四步：问题锁定在 B 口连接器的 HPD 引脚。用万用表量连接器 HPD 到芯片引脚的连续性，发现虚焊。B 口连接器在回流焊时引脚没吃够锡，HPD 信号时通时断。补焊之后，重新上电，B 口立即被识别，画面同步出来了。

这个案例想说明一点：分配器芯片本身通常没问题，问题往往在外围连接和配置上。排查时要按“电源→HPD→DDC→寄存器”的顺序来，不要一上来就怀疑芯片。

5.3 异常二：双口同时接入时，只有最后枚举的那一路有图像

第二个问题出现在画面正常半小时之后。我把 A 口便携屏断电再上电，发现 B 口采集盒画面仍然正常，但 A 口显示器黑屏，系统里查显示器的连接状态变成了“disconnected”。

排查过程：

第一步：确认便携屏本身没问题——直接接 RK3566 是好的。

第二步：抓 DDC 波形。在 A 口重新插入瞬间，RK3566 的 DRM 检测到 HPD 变化，开始重新读 EDID。逻辑分析仪显示 EDID 读取只持续了几十毫秒就中止了，没有完整读完 256 字节。

第三步：检查 EDID 内容。问题在于便携屏 EDID 的扩展块里声明了 speaker 和 CEC 相关字段，IT66612 内部对 EDID 做缓存合并时，把扩展块的 checksum 算错了，导致源端认为 EDID 无效。

解决办法很直白：调整 EEPROM 中的 EDID 策略，改成“优先从 A/B 口读取真实 EDID，但由芯片统一重新计算 checksum”，同时把扩展块里不必要的字段裁剪掉。改完配置后，热插拔测试了二十次，没有再出现断连。

5.4 把 IIC 抓出来看：DDC 调试的关键手法

做这类联调，逻辑分析仪是刚需。我推荐至少用 4 通道逻辑分析仪，同时抓 SDA、SCL、HPD、5V 这四路信号。抓 DDC 时要注意：

• 采样率不需要太高，2MHz 就够，毕竟 IIC 本身只有 100kHz。
• 触发方式设置在 SCL 下降沿，这样基本每次都能抓到一次完整的 EDID 读时序。
• 抓到波形后用协议解析功能直接解码出 EDID 的所有 EDID 块，能保存成分块文件备用。

HDMI 的 IIC 通道在系统中优先级极高，一旦源端读不到 EDID，整个显示链路都会停摆。所以调试分配器，我习惯先把 DDC 抓熟，再去碰高速信号。高速信号用眼图仪或者示波器，普通场景下用逻辑分析仪验证 IIC 是最快的方法。

6. 画板阶段的细节：阻抗、等长、ESD 与电源去耦

6.1 差分走线：不能出现 T 形分叉

很多没画过 HDMI 的人以为“分配器”就是把芯片输出引脚分两条走线出去。这个想法是错的。所有 HDMI 高速差分对，在物理连接上只能是一对一，绝对不能出现一处变两处的 T 形分支。你看到的两路输出，实际上是 IT66612 内部已经完成了复制，外部走线必须要从芯片的两组独立输出引脚分别走到两个连接器。

差分阻抗控制在 100Ω，对内等长要求一般在 5mil 以内，对间（比如 Data0 与 Data1 之间）等长要求宽松些，但也尽量控制在 150mil 以内。HDMI 2.0 时代，走线层最好紧贴完整参考地，不要让差分对跨过分割区域。

6.2 ESD 防护：低电容 TVS 是标配

HDMI 连接器暴露在外面，热插拔瞬间容易产生静电。选择 ESD 器件时，结电容是一个关键指标。普通 TVS 的结电容可能有几皮法，放在 TMDS 差分对上面会直接破坏信号质量。必须选专门用于高速接口的 TVS，结电容通常小于 0.5pF。同时连接器的外壳地要处理好，最好是一圈完整的地包围，再用多点过孔接到主板地平面。

IT66612 这类芯片内部本身有一些 ESD 防护能力，但你不能依赖它。规范项目里，连接器与芯片之间放一级 TVS，成本很低，收益很大。

6.3 电源去耦与接地

HDMI 分配器的瞬态功耗变化非常大。当画面从静态切到高速运动时，TMDS 驱动器的工作状态快速翻转，电源线上会出现高频电流纹波。IT66612 的每个电源引脚旁边都要放 0.1uF 小电容，就近接地，必要时再加一个 1uF/10uF 的储能电容。电源轨本身建议用 LDO 或低纹波 DC-DC，不要直接从数字核心电压上拉一根线过来。

另外两个输出口的电源要尽量独立。之前我遇到过一个现象：两路输出的 5V 都从同一颗 LDO 出来，当 A 口接了一个大电流显示器时，B 口画面会闪。后来把两路 5V 分开供电，问题就消失了。IT66612 芯片内部两路驱动电路独立供电的能力是有的，外部电源如果合并，就会强制它共用一路，性能会打折扣。

6.4 布局顺序建议

我在这类小板上通常的布局顺序是：先固定输入/输出连接器，再放 IT66612 芯片（尽量靠近连接器，缩短高速线），然后放 EEPROM 和 IIC 上拉电阻，最后才是电源电路。晶振放在芯片靠近时钟引脚一侧，远离 TMDS 走线和连接器，避免辐射干扰。整体上保持输入口在芯片一侧，两个输出口在芯片另一侧，这样信号流向最顺，也方便后续做屏蔽罩。

7. IT66612 和其他方案怎么选：一个硬件工程师的取舍清单

7.1 方案对比

从专项性能上看，IT66612 这类芯片最大的价值是出厂前已经把大量时序逻辑和 EDID 策略固化好了，你不太需要关心底层 HDMI 协议细节。如果你只是做一块简单的转接小板，选它能让项目快速稳定落地。

7.2 什么情况下不该选 IT66612

也不是所有项目都适合用。如果你的成本压力极大，且分辨率只需要 1080p、两个输出口距离都很短，那可能一颗 3Gbps 的普通 HDMI 中继器加简单分线就够用了，虽然风险稍高，但整体价格可以压得很低。

反过来，如果你需要支持 HDMI 2.1 的 FRL 模式、8K 分辨率和更高带宽，选型就要先确认 IT66612 具体支持到哪个 HDMI 版本。IT66 系列不同型号对应不同协议代际，IT66612 是否支持 4K@60 要实际看手册确认。如果你的产品规划里明确要求 VRR、ALLM、FRL，那这套方案可能就不合适，需要看向更新的芯片。选型时一定要以官方手册为准，不要只看样子相似就照搬。

7.3 一些个人经验

最后分享几点做这类分配器项目的体会。

第一，拿到样品先不要急着画自己的板子，先把厂商的参考设计跑起来，确认分辨率和热插拔都符合预期，再动手改布局。参考设计是很好的“调试基线”，你后面遇到任何奇怪问题都可以先回到参考板上复测，判断是芯片问题还是自己 PCB 的问题。

第二，EEPROM 里的 EDID 一定要在建厂前整理好版本。同一颗芯片卖给不同客户，可能要不同的 EDID 策略。我习惯在每次量产前把 EDID 内容导出来做一次 Git 版本管理，方便回溯哪个版本出现过兼容性问题。

第三，也是最想强调的一点：这类分配器项目，硬件上 70% 的坑都集中在 DDC、EDID、HPD 这三个低速信号上，而不是高速信号。很多工程师乐于去调差分对等长，却不舍得用逻辑分析仪抓一下 IIC。先把低速信号调理明白，高速信号自然不会给你惹麻烦。