企业官网建设流程全解析

简介：《实验7 微程序控制器》配套文档面向学习计算机组成原理的本科生及相关方向读者，聚焦微程序控制器组成原理、工作过程及微指令与机器指令的对应关系，适合结合虚拟实验系统完成实验预习、电路搭建与报告整理。压缩包内共1个docx文件，约485KB，内容围绕4位数据锁存器74LS175、2K×8 EPROM2716、时序发生器及地址转移逻辑展开，并给出实验电路图、24位微指令格式、IN/ADD/STA/JMP四条指令的微程序流程与部分二进制代码。文档还包含实验目的、要求、内容步骤和思考题，可帮助读者理解控制存储器寻址、微地址加载与判别位P1的作用，按流程完成虚拟实验并核对微命令信号。目前已有651人学习，适合需要从原理到实验操作系统梳理微程序控制器的读者参考。

1. 微程序控制器：CPU 的控制信号为什么是“查出来的”而不是“算出来的”

执行一条加法指令时，大多数人的直觉是：控制器内部有一张复杂的组合逻辑网络，当场把这条指令“算”成一组控制电平。但微程序控制器走的是另一条路——它把每条机器指令翻译成一段更小的“程序”，存进只读存储器；执行指令时，控制器只是在按地址逐条读出这些预先写好的控制字。控制存储器里存的是微指令，一段微指令序列就是微程序，而机器指令系统里的每一条指令，都对应其中的一个微程序。理解了这个“查表执行”的模型，硬布线的“算”和微程序的“查”之间的取舍，才谈得上理解。

2. 控制存储器：24 位控制字是怎么被固化进去的

2.1 三片 2716 拼出 2K×24：地址线为什么只用 4 根

单看器件，2716 是 2K×8 的 EPROM，一片只能给出 8 位数据。要一次性输出 24 位微指令，最直接的办法就是把三片并起来：地址线 A10~A0 三片共用，数据线各出 8 位，拼成 2K×24 的存储体。这是控制存储器在物理层的基本形态——它的字长由微指令字长决定，而微指令字长又由全机需要同时发出的微命令数量决定。

真正有意思的是地址线的裁剪。照理说 2K 容量应该用满 11 根地址线，可实验电路里只接了 A3~A0，A4~A10 全部接地。这意味着控制存储器的实际可用空间只剩 16 个单元（16×24 位）。这不是偷懒，而是一次精准的教学裁剪：四条机器指令的微程序加起来也就十几条微指令，16 个单元刚好放得下；而地址转移逻辑只需要处理 4 位地址，两级与门、或门就能实现，接线量降到最低。

虚拟实验系统在这里做了一件很关键的事：把三片 EPROM 合并成一个 24 位输出的虚拟组件。真实接线时，三片的地址必须严格同步，任何一片的片选或地址延迟不同步，拼出来的 24 位控制字就是错位的。虚拟组件把这层物理风险吸收了，让你专心看逻辑。代价是你会失去一个体感——真实电路里，三片 EPROM 的输出建立时间不一致，是会引起控制信号毛刺的。

片选和读信号的处理同样是为了简化。CE 接地恒为 0，表示芯片永远处于选中状态；OE 接地恒为 0，表示永远处于读出状态。整个控制存储器被当成一块“上电即可读”的只读表，没有写周期、没有片选时序，微地址一稳定，数据就出来。这种理想化在真实 CPU 里是不成立的，真实设计必须考虑 ROM 的访问时间是否塞得进一个时钟周期。

所以看这张电路图时，要分清哪些是原理、哪些是教学妥协。三片并联扩字长是原理，地址线只用 4 根是妥协，CE/OE 恒接地是妥协，合并成虚拟组件是工具层面的妥协。分不清这三层，后面读微指令编码时就会把“实验约束”误当成“设计必然”。

2.2 微指令的 24 位怎么切：19 位操作控制加 5 位顺序控制

微指令格式是全篇的核心数据结构，必须逐字段吃透。24 位被切成两段：高 19 位是操作控制字段，低 5 位是顺序控制字段。前者回答“这一拍让全机做什么”，后者回答“下一拍去哪”。

高 19 位的排布大致是这样一组控制信号：S3~S0 是 ALU 的运算选择码，M 决定 ALU 的工作模式，Cn 是进位输入；WE 是存储器写使能，LOAD 是一组寄存器的统一打入信号；LDR0、LDDR1、LDDR2 分别控制通用寄存器的接收；LDIR、LDPC、LDAR 分别控制指令寄存器、程序计数器、地址寄存器的打入；最后四位 ALU#BUS、PC#BUS、SW#BUS、R0#BUS 是总线驱动信号，决定哪一路数据放上总线。

这里有个必须记住的约定：带#后缀的信号是低电平有效，不带的是高电平有效。这个细节在纸面上只是多一个符号，在调试时却是导致大量出错的地方——你在面板上看到某个指示灯亮，以为信号有效，实际上低有效信号灯亮代表的是“无效”。读表时先分清极性，比背字段名重要得多。

顺序控制字段只有 5 位，但它是整个微程序能够“动起来”的关键。其中 4 位是后续微地址 μA3~μA0，剩下 1 位是判别位 P1。μA 提供“默认的下一步”，P1 决定“要不要偏离这个默认”。一条微指令在同一时刻既给出了当前的控制动作，又给出了下一步的地址候选，这种“动作 + 去向”打包在一起的设计，让微程序的顺序执行不需要额外的取指逻辑——读完这一条，下一条的地址已经在手上了。

值得对照的是表 7-1 和表 7-3：同一份文档里两张表的字段排列顺序并不完全一致，一张把 Cn、CE、WE 的顺序排得和另一张不同，LDAR 在一处还写成了 LDA。这不是笔误可以一笑而过的事，它直接决定了你逐位解析编码时会不会把某一位认错字段。后面讲排查时会专门说这个坑。

2.3 全水平型与直接表示法：19 位为什么不做译码

19 位操作控制字段采用全水平型、直接表示法，意思很直白：每一位独立对应一个微命令，位为 1 就发这个命令，不需要经过任何译码器。这跟垂直型编码的思路正好相反——垂直型会把几十个微命令压缩成几位编码，用译码器展开，字长能缩到很小，但一条微指令一次只能发出一个（或极少数几个）微命令。

水平型的代价是控制存储器的字长膨胀。24 位一条微指令，16 条就是 384 位，放今天不算什么，但放在需要手工烧写 EPROM 的年代，这个成本是实打实的。换来的是两件事：一是并行性，一条微指令可以同时置位 LDPC、LDAR、PC#BUS，让“PC 送总线、AR 打入、PC 加一”在同一个 CPU 周期里完成；二是可读性，每一位对应面板上一个指示灯，你看着灯就能反推出这一拍在干什么，这对教学实验来说是决定性的优势。

还有一个容易被忽略的取舍：这个实验没有用微命令寄存器。EPROM 的输出直接作为全机的控制电平，在整个 CPU 周期内保持不变。省掉一级寄存器，电路更简单，但也意味着 EPROM 的访问延迟直接暴露在控制路径上，而且输出会随着地址变化而抖动。真实设计通常会在 EPROM 后面加一级微指令寄存器，把组合输出变成时序输出，代价是多一个周期的延迟或者更紧的时序预算。

把这三点串起来看：水平型决定了字长，直接表示法决定了不要译码器，省掉微命令寄存器决定了输出直接驱动。三个选择互相咬合，共同指向同一个目标——让一个学生在面板上能看清每一条控制信号的来龙去脉。这不是最优的工程实现，但它是最透明的实现。

3. 微地址寄存器与地址转移逻辑：下一条微指令的地址是怎么产生的

3.1 74LS175 与 T1 上升沿：微地址为什么必须锁存

控制存储器的地址来自 74LS175，一片 4 位数据锁存器。它的作用看起来平平无奇——存 4 位地址——但没有它，整个电路根本无法工作。

原因在于反馈环。EPROM 的输出经过地址转移逻辑，又变回 EPROM 的地址输入。如果这条路径是纯组合逻辑，地址一变输出就变，输出一变地址又变，电路会在几个值之间振荡，或者在某个不确定的中间态停住。锁存器的作用就是把这个环切断：地址在 T1 的上升沿被采样一次，之后在整个 CPU 周期内保持不变，EPROM 输出稳定，组合逻辑慢慢算它的下一个地址，但算出来的结果要等到下一个 T1 上升沿才能生效。

这就形成了一个清晰的节拍：T1 上升沿打入新地址 → EPROM 输出对应的微指令 → 19 位控制字段在整个周期内驱动全机 → 5 位顺序控制字段经地址转移逻辑算出下一地址 → 等待下一个 T1 上升沿。一个 CPU 周期执行一条微指令，这个对应关系就是从这里来的。

CLR 信号是低电平有效，接在 74LS175 的清零端。上电时 CLR=0，寄存器被强制清零，地址输出 0000，控制存储器从 00 号单元开始读——这就是微程序的入口。取指的第一条微指令永远在 00 号位置，这个约定是靠硬件清零实现的，不是靠软件跳转。

这里有个操作顺序上的硬性要求：上电看到 00 号微指令输出之后，必须立刻把 CLR 置 1。只要 CLR 还是 0，寄存器就被摁在清零状态，T1 来多少次都没用，地址永远是 00，面板上的微指令永远不变。第一次做这个实验的人，十有八九会在这个地方卡住，以为时序发生器坏了。

3.2 P1 判别位：一条微指令，两种可能的下一地址

P1 是顺序控制字段里的第 5 位，位置在 μA3~μA0 之上。它的取值直接决定地址转移逻辑走哪条通路。

P1=0 时，下一条微指令的地址就是本条微指令里给出的 μA3~μA0。这是最朴素的情形：微指令自己写好了“我后面跟着谁”，顺序链条在烧写时就固定了。取指段的前两条、各指令执行段内部的微指令，大多走这条路。

P1=1 时，μA3~μA0 被忽略，地址改由指令操作码 IR7~IR5 经过变换产生。这个变换的结果，就是当前这条机器指令对应微程序的入口地址。换句话说，P1 是一个二选一开关：关着的时候，微程序按预定的顺序往下走；打开的时候，微程序根据“现在执行的是哪条机器指令”跳到不同的分支。

这就是微程序里的条件分支，只不过判断条件不是运算结果，而是指令操作码。为什么取指段结束时必须用 P1=1？因为取指是所有指令共用的，三条微指令走完，电路必须知道接下来该进 IN、ADD、STA 还是 JMP 的执行段。如果只靠 μA 定死下一个地址，四条指令就只有一条能正确执行。

把 P1 想成一个“分道岔”更直观：铁轨到这里一分为四，扳道岔的依据是 IR 里那三位操作码。μA 字段在这里退化成“如果不需要分岔，我本来想去哪”，而实际操作码说了算。

3.3 两级与门、或门：操作码是怎么“变”成入口地址的

地址转移逻辑的电路形态很朴素：两级与门加一级或门，本质上是四个 2 选 1 的复用器，每个复用器选一位地址。

对地址的每一位 i，逻辑表达式都可以写成同一个形状：

next_Ai = (~P1 & μAi) | (P1 & f_i(IR7..IR5))

~P1 & μAi这一项在 P1=0 时有效，把 μA 的第 i 位透传出去；P1 & f_i(IR7..IR5)这一项在 P1=1 时有效，把操作码变换后的第 i 位送出去。两项或起来，就完成了选择。四个与门、一个或门，实现一位地址的选择；四位地址就是四组这样的结构。

f_i的具体形态取决于设计者怎么安排微程序在控制存储器里的位置。最简单的做法是把 IR7~IR5 直接接到地址的低三位，把某个固定基址接到高位——这样操作码 000、001、010、011 就自然映射到四个连续的入口地址。稍微复杂一点的做法是给操作码做一次简单置换，比如加一个偏移量，让入口地址落在不连续的位置上，避开取指段占用的 00~02。

这也解释了一个常被问到的问题：为什么四条指令的微程序不能随便摆放？因为入口地址不是由微程序自己声明的，而是由这套固定的与或门网络从操作码“算”出来的。你改动了微程序在控制存储器里的位置，却没有同步改地址转移逻辑的接线，P1=1 时算出来的地址就会指向一片空白或者别的指令的执行段。硬件是死的，它只认那个变换公式。

从这个角度看，地址转移逻辑其实是一份“硬编码的路由表”。微程序的布局和这套逻辑必须成对设计，改一个就必须改另一个。这是微程序设计与普通软件编程最大的思维差异：软件里函数放在哪由链接器决定，微程序里每条微指令放在哪，本身就是设计的一部分。

4. 取指公操作与四条指令的微程序流程：一个 CPU 周期到底做了什么

4.1 取指段：三条微指令完成一次取指

四条机器指令共用一段取指微程序，这是微程序设计里最基本的复用。从 00 号地址开始，连续三条微指令完成一次取指，然后靠 P1=1 分发到各自的执行段。

00 号微指令处理的是“把程序计数器的值送到地址寄存器”。常见的实现思路是同时置位 PC#BUS（把 PC 的内容放上总线）和 LDAR（地址寄存器打入），一个周期内完成地址的准备。它的 P1 为 0，μA 指向 01，顺序进入下一条。

01 号微指令做的是“按地址读存储器，把读出的内容送进指令寄存器”。此时地址寄存器已经稳定，存储器输出有效数据，微指令置位 LDIR，把数据打入指令寄存器。同时操作码位 IR7~IR5 开始有效，为下一步的分发做好准备。这一条的 μA 指向 02。

02 号微指令是两个动作的合并：一方面让 PC 加一，为取下一条指令做准备；另一方面把 P1 置 1，让地址转移逻辑接管，根据刚装入 IR 的操作码跳到对应执行段的入口。这一条是整个取指段的关键点——它既是取指的结束，也是执行段的开始。

把这三条连起来看，一个完整的取指过程只用了三个 CPU 周期。这个数字不是随便定的，它由数据通路决定：地址要先备好，存储器才能读；数据读出来要先锁进 IR，操作码才能用于分支。每一拍都踩在上一拍的稳定输出上，急不得。

这里也能看出微程序相对于硬布线的表达力。取指这三步在硬布线控制器里会变成三个状态机的状态，每个状态对应一组组合逻辑；在微程序控制器里，它们就是三行 24 位的编码，改一行就等于改一个状态的行为。灵活性来自这里。

4.2 执行段：IN、ADD、STA、JMP 各自的路径

四条指令的操作码分别是 000、001、010、011，对应的执行段微程序在控制存储器里各占一段连续地址。从表 7-3 的编码分布看，03~05、06~07、10~13、14~15 这几段分别对应不同指令的执行流程，段与段之间还刻意留了空隙——这是因为入口地址由操作码变换而来，微程序不能紧挨着摆放，否则算出来的入口会撞车。

IN 指令做的是“把开关数据送进 R0”。执行段只需要一条微指令：置位 SW#BUS 把数据开关的内容放上总线，同时置位 LDR0 让 R0 接收。这一拍结束后 μA 指回 00，重新开始取指。这是四条指令里最短的一条，因为它不访问存储器。

ADD 指令是“R0 + (A) → R0”，涉及一次存储器读和一次 ALU 运算，所以执行段最长。典型的三步是：先把指令里的地址字段 A 送进地址寄存器（LDAR），再读存储器把操作数取到一个暂存寄存器（LDDR1 或 LDDR2），最后驱动 ALU 做加法并把结果写回 R0。表 7-3 里 06 号那条微指令的前四位是 1 0 0 1，S3~S0 非零、Cn 置位，正对应一次带进位的算术运算——这是整个微程序里少数几条真正驱动 ALU 的微指令之一，也是验证你有没有读懂编码的好样本。

STA 指令是“R0 → (A)”，方向反过来：先备好目标地址，再把 R0 的内容放上总线，最后置位 WE 完成写存储器。写操作对时序的要求比读更严格，WE 的有效窗口必须覆盖存储器采样时刻，这也是为什么写类微指令通常独占一个 CPU 周期，不和别的动作挤在一起。

JMP 指令是“A → PC”，最短的跳转实现：把指令里的地址字段送上总线，置位 LDPC 打入程序计数器。下一轮取指自然就从新地址开始。这一条微指令的价值在于它证明了微程序可以改变控制流——PC 被改写，取指段的 00 号微指令下次读到的就是新地址的内容。

四条指令的微程序长度差异，恰好反映了各自的数据通路复杂度。IN 最短，ADD 最长，STA 和 JMP 居中。微程序设计的功夫，很大程度上就花在怎么把这些步骤压缩进尽可能少的 CPU 周期里，同时保证每一拍的控制信号不会互相打架。

4.3 用一段代码把“译码 + 转移”跑一遍

光看表格容易糊，把字段布局翻译成可执行的检查器，理解会牢得多。下面这段并非实验系统里的源码，而是按表 7-3 的位序把 24 位微指令拆开，并复现地址转移逻辑的判断过程。

# 微指令字段布局：下标 0 对应最高位 23，与表 7-3 的表头顺序一致 FIELDS = [ ("S3", 23), ("S2", 22), ("S1", 21), ("S0", 20), # ALU 运算选择 ("M", 19), ("Cn", 18), ("CE", 17), ("WE", 16), # 运算模式、进位、存储写 ("LOAD", 15), ("LDR0", 14), ("LDDR1", 13), ("LDDR2", 12), ("LDIR", 11), ("LDPC", 10), ("LDAR", 9), # 指令/PC/地址寄存器打入 ("ALU_BUS", 8), ("PC_BUS", 7), ("SW_BUS", 6), ("R0_BUS", 5), # 总线驱动，低有效 ("P1", 4), # 判别位 ("uA3", 3), ("uA2", 2), ("uA1", 1), ("uA0", 0), # 后续微地址 ] def decode(word: str) -> dict: """word 为 24 个 '0'/'1' 字符；下标 0 对应位 23，逐位映射成字段字典""" assert len(word) == 24, "微指令必须是 24 位" return {name: int(word[23 - bit]) for name, bit in FIELDS} def next_addr(f: dict, opcode: int) -> int: """复现地址转移逻辑：P1=0 走 uA，P1=1 走操作码变换""" if f["P1"] == 0: # 顺序执行：uA3~uA0 直接拼成下一条微指令地址 return (f["uA3"] << 3) | (f["uA2"] << 2) | (f["uA1"] << 1) | f["uA0"] # 分支：操作码变换成入口地址（此处以「基址 + 操作码」示意实际与或网络） return 0b1000 | (opcode & 0b111)

decode里那个23 - bit是最容易写错的地方。表格是从左往右读的，位号却是从右往左数的，中间差一个镜像。把位号写死在字段表里，再统一做一次镜像换算，比在循环里边读边算要可靠得多。

next_addr把 P1 的两种语义直接写成两个分支，这是整个地址转移逻辑的软件等价物。最后那行0b1000 | (opcode & 0b111)只是示意——真实电路里这个变换由与门、或门的接线固定死，可能是或一个基址，也可能是别的映射，但形态一定是“操作码的某几位 → 地址的某几位”，不会有乘除、查表这类复杂运算。

拿这个检查器去核对表里任意一行时，动作顺序应该是：先把 24 位按位号标出来，再按字段表填值，最后看 P1 是哪一档、μA 指向哪。三步走完，一条微指令的去向就清楚了。手工核对十几行之后，你会发现自己看这张表的眼光变了——它不再是一堆 0 和 1，而是一条条带着明确去向的指令。

5. 排查与避坑：微程序实验里最容易出错的五个地方

5.1 CLR 忘了置 1，地址永远停在 00

现象：上电后单步按钮按了十几次，微地址指示灯一直显示 00，控制存储器输出的微指令从头到尾没变过，看起来像时序发生器坏了。

原因：74LS175 的清零端是低电平有效，CLR 一直保持 0 就等于一直摁着复位键。T1 的上升沿确实来了，但寄存器被清零信号压住，采样结果进不去，地址自然不变。

解决：上电确认 00 号微指令已经输出之后，立刻把 CLR 置 1，再开始单步。这个动作顺序要养成肌肉记忆——先看入口地址出现，再释放清零，最后才步进。

5.2 字段位序照错了表，算出来的下地址永远对不上

现象：手工解析某条微指令，算出的下一条地址和实际单步结果差了好几个位置，反复检查 μA 字段的四个位，怎么看都没错。

原因：文档里表 7-1 和表 7-3 的字段排列顺序并不一致，Cn、CE、WE 的相对位置对调了，LDAR 在一处写成了 LDA。如果你按表 7-1 的列序去读表 7-3 的数据行，从中间某一位开始，后面所有字段都会整体错位，P1 和 μA 自然全错。

解决：解析之前先做一件事——在纸上写出 23 到 0 的位号，再把字段名一个一个填到对应位号下面，形成一张只属于这次实验的位图。之后所有解析都以这张位图为准，不再回头翻原表。这个笨办法能省掉大量反复。

5.3 未用地址线悬空，读出来的微指令时对时错

现象：同样的地址，有时候读出的 24 位完全正确，有时候某几位随机翻转，重新上电又恢复正常，像玄学。

原因：控制存储器只用了 A3~A0，A4~A10 如果不接地而是悬空，CMOS 输入处于不确定电平，会被邻近信号耦合出随机值。地址高位一抖，芯片内部选中的单元就变了。

解决：把未用的地址线明确接地，不要让它们悬空。虚拟实验系统里这个动作被组件封装掉了，但在真实接线场景下，悬空输入是数字电路里最经典的不确定源之一。

5.4 P1 的方向记反，微程序在执行段之间乱跳

现象：单步执行时，微地址没有按预期进入某条指令的执行段，而是在几个不相干的地址之间来回跳，或者跳到一个明显不属于该指令流程的位置。

原因：把 P1 的语义记反了。P1=1 不是“顺序执行”，而是“按操作码分支”；P1=0 才是直接用 μA 往下走。方向一反，你预期的路径和硬件实际走的路径完全是两回事。

解决：解析每一条微指令时，先单独把 P1 那一位圈出来，判断完分支方向再去看 μA。不要在还没确定走哪条通路的情况下就去算地址。

5.5 微地址按十进制读，和八进制的表对不上

现象：面板上的地址指示灯显示 1010，表里写的地址是 12，怎么看都不是同一个位置，怀疑电路接错。

原因：微程序流程图和编码表里的地址统一用八进制书写，而地址指示灯是四位二进制。1010 是二进制，换算成八进制是 12，两者本来就是同一个地址。

解决：在纸上列一张二进制与八进制的对照小表贴在旁边，每次读地址先换算再比对。八进制在微程序领域用得多，是因为 4 位地址刚好能被 3 位一组的八进制近似覆盖，写起来比二进制短，看起来比十六进制更能对应到具体的地址线。

6. 设计取舍：微地址的布局为什么不能随意安排

把整个实验倒过来看，最有嚼头的问题其实是那个思考题：四条指令的微程序在控制存储器里的位置能不能随意摆放？

答案是不能，而且限制不止一层。最直接的一层是入口地址：P1=1 时，下一条地址由 IR7~IR5 经固定的与或网络变换而来，这个变换是接线决定的，不是数据决定的。你把 ADD 的微程序从 06 号挪到 20 号，硬件依然会在取指结束时把地址算到 06，然后读出一段空白或者别人的微指令。微程序的布局和地址转移逻辑是一对必须同时设计的约束，改一个就得改另一个。

第二层是共享。取指段 00~02 被四条指令共用，所以四条指令的执行段都不能占用这三个地址。JMP 的执行段如果放在 01，取指在走到 01 的时候就会直接跳进 JMP 的逻辑，整个取指流程被破坏。这种“公共代码段不能被覆盖”的约束，在软件里由链接器保证，在微程序里靠人工规划。

第三层是条件跳转的稳定性。有些微程序内部会有基于状态位的分支，这些分支的目标地址同样是硬连线的。一旦微指令搬家，分支目标就指向了错误的位置。这也是为什么早期的微程序开发需要专门的微汇编器和微地址分配工具——手工管理这些约束太容易出错。

再往上一层，就是硬布线与微程序这两条路线的取舍。硬布线控制器的控制信号由组合逻辑直接产生，速度快，一个周期内该出的信号立刻出，没有读存储器这一步开销；但它的逻辑一旦固化就改不动，指令系统加一条指令，可能意味着重新设计一大片门电路。微程序控制器把控制逻辑搬进 ROM，用读存储器的时间换来了可修改性，加指令只是多烧几条微指令。这个取舍在指令系统复杂、需要兼容旧指令的场景下明显偏向微程序，在追求极致流水线速度的场景下则偏向硬布线。

从那以后我每次拿到一张微指令编码表，都会先在纸上画出 23 到 0 的位号，再把字段名一个个填进去，然后才开始解析。这个笨办法救过我很多次——字段顺序不一致、八进制和二进制混用、低有效信号看反，这些坑全都卡在“读表”这一步，而它们本来都不该成为问题。希望帮到你。

本文还有配套的精品资源，点击获取