企业官网建设流程全解析

最近一条一级市场消息在AI基础设施和光通信圈子里引发不少人转发：一支聚焦硅光的资深团队完成数千万级天使轮融资，方向落在CPO与OIO，也就是下一代光互连解决方案。表面看这是一条融资新闻，但对于交换机、加速卡、服务器互连改造有直接影响的技术人群来说，更值得关心的是背后的技术走向：为什么这个时间点会出现CPO和OIO，它们和现有可插拔光模块体系的区别在哪里，硅光为什么能成为核心承载平台。

这篇文章不分析投资逻辑，只围绕硅光、CPO、OIO、光互连四个关键词展开。目标是让没有光通信背景的系统工程师、硬件工程师和运维工程师，也能理解这条技术主线：电互连的瓶颈在哪里，CPO改变了什么，OIO又要解决什么问题，以及真到落地时，哪些因素决定它能不能被大规模接受。

1. 算力集群带宽需求怎样把光互连推到台前

1.1 电互连在集群规模下的物理瓶颈

在短距离互连场景里，电信号一直是默认选择。芯片与芯片之间，电路板走线、背板连接器、无源铜缆都能完成数据传输，成本低、调试方便、维护流程也非常成熟。问题是，当单通道数据速率从25Gbps上升到112Gbps，再向224Gbps演进时，电信号在铜介质中遇到的麻烦会成倍增加。

高频状态下，PCB走线损耗显著增大，过孔、连接器、线缆末端反射都会影响信号质量。为了补偿损耗，芯片内部的SerDes需要做更复杂的均衡算法，会消耗更多功耗和面积。铜缆的物理屏蔽要求也在提高，线径越来越粗，弯折半径越来越大，机柜里的布线空间反而更加紧张。

放到AI训练集群里，压力会被放大。大规模并行训练通常涉及数百甚至上千张GPU或加速卡，训练过程中需要频繁同步梯度数据。服务器之间的通信模型从“偶尔跨节点访问”变成“每个训练迭代都产生大量网络流量”。这时候，交换系统的端口速率、端口密度、功耗和物理空间几乎同时成为约束条件。继续把电信号长距离送出机箱，边际成本会很快超过收益。

1.2 光互连的演进：从跨机房到机柜内

光通信的传统主场是远距离。骨干网、城域网、数据中心互联都是光模块的成熟应用场景，原因很简单：光在光纤中的损耗远小于铜缆，传输距离越长，光的优势越明显。

但过去十年，光互连的应用边界一直在向短距离推进。从跨数据中心进入数据中心内部，从核心交换机进入接入层，再把服务器网卡接入光口。AI集群兴起后，同机柜内几米到几十米的连接也开始大量使用光模块或AOC线缆。原因不是“光比电快”，而是总带宽提升了太多，电信号在空间和功耗上的代价让人无法忽视。

1.3 从可插拔光模块到CPO的演进逻辑

现在最成熟的光互连形态是可插拔光模块。交换芯片发出的高速电信号，经过PCB走线到达面板光笼，再进入光模块完成电光转换。这种形态最大的优点是灵活：模块坏了现场更换，速率升级可以换更高规格的模块，供应商选择也很多。

缺点是电信号路径太长。交换芯片与面板之间往往隔着十几厘米到几十厘米的PCB走线，还有连接器、模块座，模块内部还要经过DSP或CDR做信号重定时。每经过一个环节，都会增加功耗、延迟和失效概率。当端口数量继续上涨，面板空间会被密密麻麻的光笼占满，散热风道也被堵住。

CPO的思路是改变这个结构。光引擎不再放在面板上，而是放进交换芯片封装，电信号从交换die到光引擎只有几毫米到几厘米。省下来的既有功耗，也有面板空间，还有重定时环节带来的延迟。OIO则更激进，把光互连直接做成芯片I/O能力，目标是让计算芯片之间、chiplet之间直接通过光信号交换数据。

2. 硅光、CPO、OIO到底分别指什么

2.1 硅光是器件平台，不是最终产品

硅光（Silicon Photonics）指在硅衬底上制造光波导、调制器、光电探测器、耦合器等光子器件，实现一个芯片内完成光信号的处理。它继承了半导体工艺的优点：可以大规模流片、制造一致性高、有成熟的封装和测试链条。硅本身不发光，所以激光器必须用磷化铟等III-V材料来做，再通过混合集成方式放进同一光模块或光引擎中。

硅光不是一种产品，而是底层器件平台。传统可插拔光模块可以用硅光芯片，CPO中的光引擎也可以基于硅光实现，OIO的芯片级互连依然离不开硅光工艺。这也是这轮融资中“硅光资深团队”能被市场关注的原因：团队的芯片设计、流片和量产经验，决定后续CPO/OIO产品能否在功耗和成本上真正达标。

2.2 CPO把光引擎搬进交换芯片封装

CPO的全称是Co-Packaged Optics，核心动作是“共封装”。光引擎不再以独立模块形式出现在设备面板，而是和交换die一起放置在同一个封装基板上。交换die输出的高速信号，通过基板内走线直接进入光引擎，完成电光转换，再通过光纤对外传输。

这种结构的收益非常直观：缩短电信号传输距离，减少重定时，降低链路功耗，同时把面板空间释放给更多光纤连接器。但代价是光引擎靠近大功耗交换die，散热环境变差，封装复杂度显著增加。一个光引擎如果出现故障，不能像光模块那样随手拔下来更换，只能靠设备冗余和远程诊断去应对。

2.3 OIO把光互连推进计算芯片的I/O层

OIO通常理解为Optical I/O，也有人把它解读为Optical Input/Output。它比CPO更进一步：CPO主要服务交换机端口，让网络端口更密集、更省电；OIO则面向计算芯片本身，希望把GPU、CPU、FPGA、加速器、内存扩展等芯片之间的数据通路变成光链路。

从广义互联架构看，OIO可以看作是chiplet时代的I/O革命。传统芯片I/O依赖PCB走线和封装基板上的电互连，带宽和距离都会受限制。如果把光收发端口直接设计到chiplet或计算die的数据通路里，芯片与芯片之间就可以用光纤跨越更远距离，同时保持高带宽，这对内存池化、加速器集群化和异构计算都很有意义。

2.4 一张表对照可插拔光模块、CPO与OIO

表里能看出，这三个概念并不在同一维度上。可插拔光模块是成熟方案，CPO解决交换机端口的密度和功耗问题，OIO则试图改变计算系统内部的数据互连结构。

3. 从硅光芯片到CPO/OIO封装：关键环节一次看清

3.1 硅光芯片上的核心器件

硅光芯片要完成光信号的处理，通常包含几类器件。

光波导承担信号传输，一般做在绝缘体上硅（SOI）材料上，利用硅和二氧化硅的折射率差把光约束在极小的截面里。波导尺寸在亚微米量级，损耗、弯曲半径和偏振特性都会影响最终性能。

调制器负责把电信号加载到光上。常用方案是硅基MZI调制器，通过改变PN结的耗尽区宽度来调制折射率，从而实现相位调制，再干涉成强度调制。也有微环调制器方案，尺寸更小、功耗更低，但对温度极其敏感。

光电探测器负责把光信号转回电信号，硅本身对近红外波段吸收效率不高，通常在硅波导上方异质集成锗探测器，利用锗在1550nm附近的吸收特性完成转换。

耦合器是光进出硅光芯片的通道。光栅耦合器工艺友好但损耗较高，边缘耦合器更适合高带宽场景，但对端面质量和外部光纤对准精度要求更高。

3.2 为什么激光器往往单独部署

硅材料发光效率极低，目前工程上几乎都必须借助III-V激光器。CPO和OIO方案里，激光器经常不直接放在光引擎内部，而是做成外部光源，通过光纤把连续光注入硅光芯片。电信号在硅光芯片上被调制，再将携带信号的光送到接收端。

这样做有清晰的工程理由。激光器对温度敏感，发光波长、输出功率都会随温度漂移；芯片设计时往往希望光引擎靠近交换die或者计算die，那里的温度不低。把激光器分离出去，可以降低光引擎的散热压力，也便于维护，因为激光器寿命通常低于被动硅光器件。

但外部激光源也会带来代价。光纤连接引入额外损耗，系统需要更高的光源功率才能保证链路预算；多个通道共用还是独立激光阵列，也直接关系到成本和可靠性。链路出现功率下降时，排查范围从光引擎本身扩展到了外部光源和连接器。

3.3 封装方案决定CPO性能上限

CPO之所以工程难度高，很大一部分在封装。为了把光引擎和交换die放在同一个基板上，常见做法是2.5D封装：各die通过micro-bump连接到硅中介层，中介层内用高密度金属走线完成die间互连。如果需要更高集成度，还可以用3D堆叠方案，把光引擎直接叠在电子die上方或附近。

无论哪种封装，光引擎的光学面都必须留出光纤接口。光纤和硅光波导之间的对准精度通常要求亚微米量级，这与传统电子封装的毫米级误差完全不同。生产过程中要做主动对准或高精度被动对准，再固化封装。对准稍有偏差，光功率损失可能直接吃掉几个dB的链路裕量。

这里的核心矛盾是：电子封装追求低成本、大批量、短周期，光学封装追求高精度、低损耗、洁净环境。两者在一个工艺流里融合，意味着设备、工艺窗口和良率标准都要重新建立。

3.4 光纤管理从面板走向封装

可插拔光模块时代，光纤管理发生在面板外侧，运维人员可以轻松插拔线缆。CPO设备的光纤连接器可能直接分布在交换芯片上方或基板边缘，密度更高，空间更紧张。光纤要从封装内引出，再经过理线槽进入机柜光纤管理模块，这对整机结构设计提出了新要求。

服务商在机房里的运维习惯也要改。过去“哪个链路断了，去面板上找对应接口”的做法不再百试百灵。CPO设备里，光纤连接器位置、光引擎状态、交换芯片端口之间必须建立一套清晰映射关系，否则排障时只能对着高密度光口逐根排查。

4. 读懂关键指标：带宽密度、每比特功耗、时延

4.1 链路预算先算清楚

光链路的可用性可以从链路预算判断。基本公式是：

链路裕量 = 发射光功率 - 连接器损耗 - 光纤损耗 - 接收灵敏度

以短距离数据中心光链路为例，发射光功率可能是0dBm，接收灵敏度为-10dBm，中间连接器损耗、光纤损耗和耦合损耗之和不能超过10dB。如果CPO封装里的耦合器比传统模块多出3dB损耗，系统就必须把发射功率提高，或者接受更短的传输距离和更小的裕量。

链路预算是理解CPO/OIO功耗问题的第一步。很多时候，并不是某个器件不先进，而是整个链路损耗分配让方案失去商用价值。这也是硅光芯片设计时必须反复仿真、流片验证的原因。

4.2 带宽密度：在有限空间里塞进更多吞吐

带宽密度可以理解为单位端口面积或单位面板空间能够提供的总带宽。传统可插拔模块受限于光笼尺寸和散热，面板上的端口数是有限的。交换芯片能力越强，端口速率越高，面板就越拥挤。

CPO的价值在于把光引擎塞进封装，模块笼子的限制被消解。多个光引擎可以共用交换die周围的空间，光纤连接器以更紧凑的布局排列，整机带宽密度因此提高。OIO更进一步，光I/O被集成在计算芯片或chiplet中，不再受网卡、交换机端口概念的约束，芯片之间数据的出口和入口变得更加灵活。

带宽密度提升的直接效果是：同样机箱尺寸里，设备能支持更多高带宽链路；同样规模的AI训练集群，需要的交换机数量可能减少，网络层级也可能简化。

4.3 每比特功耗可以用代码做量级估算

每传1bit耗多少能量，是评估光互连技术优劣的重要口径。可插拔光模块链路中，功耗来自电芯片SerDes、模块DSP、驱动电路和光器件。CPO的优化目标是去冗长的重定时链路，降低每bit电能。下面这段代码只是量级演示，帮助理解pJ/bit对系统总功耗的影响，不代表任何具体产品参数。

# 估算不同每比特功耗对整机光互连总功耗的影响 # 单位换算：1W = 1J/s，1pJ = 1e-12 J ports = 512 port_rate_gbps = 100 total_bps = ports * port_rate_gbps * 1e9 for pj_per_bit in [5, 8, 15]: power_w = total_bps * pj_per_bit * 1e-12 print(f"{pj_per_bit} pJ/bit -> 光互连总功耗约 {power_w:.1f} W")

假设一个512端口的系统，单端口速率100Gbps，总带宽约51.2Tbps。每bit功耗从15pJ降到5pJ，整机光互连功耗估算值就从768W降到256W。对单台设备来说，这500W差距可能决定散热系统能否风冷解决，是否要上液冷，甚至直接影响机房密度规划。

注意：实际产品里的pJ/bit数值会随速率、调制格式、温度和产线状态变化。上面代码只用于教学估算，生产环境要依据器件手册和实测数据做功耗模型。

4.4 时延、抖动与误码率

AI训练对通信延迟敏感，但光互连降低延迟并不完全是因为“速度快”。光在光纤中的传播速度约为真空光速的70%，几米线缆的时间差基本可以忽略。真正降低延迟的是减少中间处理环节：可插拔光模块链路里有CDR、DSP和复杂编解码，CPO/OIO缩短电信号路径，去掉部分重定时，端到端延迟才可能下降。

抖动和误码率同样关键。高频SerDes链路对时钟和噪声非常敏感，连接器松动、光纤污染、激光器老化都会让误码率升高。评估CPO/OIO时，不能只看静态误码率，还要关注长时间运行、温度变化、光连接器插拔后的稳定性。

4.5 指标对比表

5. 距离真正规模化落地还有哪些坎

5.1 当前处在验证到导入的过渡阶段

CPO和OIO不是实验室里的空想，但也不是已经大规模替代可插拔光模块的成熟技术。目前业界普遍处于样品验证、小批量导入阶段。头部云厂商在评估是否把CPO放进下一代交换机，交换芯片厂商在同步设计配套封装，光引擎供应商则在解决良率和成本问题。

融资新闻里提到的“数千万天使轮融资”，说明资本市场已经开始卡位。但必须清醒看待：从天使轮融资到CPO/OIO产品量产，中间还要经历工程样品、客户验证、标准对齐、产线建设等多个阶段，每个阶段都可能重新定义方案。

从产业角度看，融资消息只能说明团队和方向获得了资本初步认可，不能直接等同于技术已经完全成熟或产品即将批量交付。

5.2 热管理是第一个规模化拦路虎

光器件对温度敏感。硅光调制器的调制效率、微环的共振波长、激光器的输出功率都会随温度漂移。可插拔光模块装在面板附近，散热相对直接；CPO光引擎放在交换die旁边，周围是高功耗数字电路，废热密度远高于传统模块。

解决思路是综合性的：选择温度容忍度更高的器件设计，用外围散热器把光引擎热量导走，必要时把激光器独立到低温区域。但散热结构会占用空间，成本也随之上升。OIO如果集成在计算die附近，热管理难度只会更高，因为GPU和加速卡的功耗比交换芯片更集中在局部。

5.3 封装良率决定成本曲线

光引擎与交换die共封装时，任何一个micro-bump虚焊、光耦合错位、基板翘曲，都可能导致整个封装产品报废。高速数字die通常已经很贵，再加上光引擎和复杂封装工艺，单片失败成本会非常高。

为了提升良率，产线上需要使用高精度贴装设备、在线光功率检测和自动化对准。对初创团队来说，芯片设计能力只是基础，真正拉开差距的是能不能在设计阶段就把可制造性、可测试性考虑进去，否则流片成功也只能停在样品阶段。

5.4 测试、维修与运维模型需要重构

可插拔光模块便于现场替换，所以模块级测试标准非常成熟。CPO设备中，光纤连接器和管理模块本身还在用户侧，但光引擎已经固定进封装。测试要覆盖芯片级、封装级和系统级三级链路：芯片级测光电参数，封装级测耦合损耗和引脚连接，系统级测误码率、功耗和高温稳定性。

运维模型也要变化。过去链路故障第一步是更换模块；CPO时代，维护人员要会看光功率、激光器电流、温度告警，能判断是外部光纤问题还是封装内光引擎问题，必要时整机更换或走厂商返修流程。这对云厂商技术团队提出了更高的可观测性要求。

5.5 标准与生态需要多方协同

可插拔光模块生态为什么成功？因为有MSA多源协议，多家厂商可以互相替换。CPO和OIO要想大规模落地，同样需要统一的光引擎尺寸、光纤连接器规范、管理接口和测试方法。否则每个厂商都有自己的方案，客户被锁定之后就可能优先选择保守策略。

标准之外还要看半导体代工、封装厂、光模块厂、交换芯片厂、云服务商之间的协同节奏。OIO如果进入计算芯片领域，还会联动CPU/GPU生态和芯片间互连协议，周期远比单一光模块方案更长。

6. 对工程师的启示：技术栈、学习路径与常见误区

6.1 系统软件工程师关注什么

CPO/OIO对软件人员最直接的影响是管理方式和可观测性。设备上不再有“光模块”这样一个清晰可替换的硬件单元，管理软件需要细粒度地展示光引擎状态、通道光功率、温度、激光器驱动电流和误码历史。传统SNMP或CLI中查询模块信息的思路还可以继承，但字段粒度必须加深。

如果未来OIO进入计算芯片，驱动层要能识别光通道状态，系统固件要支持光链路训练、错误隔离和故障上报。操作系统、虚拟化和集群调度软件也可能需要感知底层互连健康度，避免把训练任务调度到有隐性光链路问题的节点上。

6.2 硬件与封装工程师关注什么

硬件工程师要在板级设计中给光引擎光纤预留路径，考虑光纤的弯曲半径、插拔空间和维护路径。DDR、SerDes、散热和电源的布局优先级变化，光互连不再是面板附近的“外设”，而是芯片封装的一部分。

封装工程师则要更早介入系统设计，判断光引擎放哪一侧、激光器放哪里、用哪种耦合方式，以及是否需要为光引擎做独立的散热解决方案。很多问题到后期再改，代价会非常大。

6.3 可复用的学习路线清单

• 从可插拔光模块入手，理解光功率、损耗、灵敏度、链路裕量的基本概念。
• 学习SerDes和DSP的作用，明确重定时在什么时候必要，什么时候可以被省略。
• 拆解硅光器件：波导、MZI调制器、微环、锗探测器、耦合器，逐个看清优劣势。
• 跟踪封装技术：2.5D、3D、chiplet，理解电封装与光封装如何共存。
• 关注互连协议与标准：CXL、PCIe、UEC、UALink等方向都可能与OIO发生交集。
• 有条件时动手做链路预算计算，甚至写一个“带宽×功耗”估算脚本，形成自己的评估模型。

6.4 常见误区与排查思路

这张表适合在项目选型、设备测试和现场排障时参考。具体数值和工艺参数要结合设备厂商文档，不能照搬宣传材料。

7. 收尾：从观察技术到形成技术判断

CPO和OIO不是简单地把光模块换一个封装位置，而是改变了光电转换发生的位置，改变了电信号从芯片到外部的路径，也改变了数据中心的运维方式。硅光作为器件平台，提供了高密度、大规模制造的可能；CPO把光引擎拉近到交换芯片身边；OIO则把光互连推到计算芯片的基础I/O层面。三者一环扣一环，构成下一代光互连的主线。

对技术决策者来说，现在最理性的做法不是赌某一条路线一定赢，而是把功耗、带宽密度、维护成本、生态成熟度放在一起评估。对工程师来说，至少应该建立一套自己的评估框架：链路预算怎么算，每bit功耗如何估，封装良率如何影响成本，现场故障如何隔离。

对新手，最接地气的学习方式是从机房里的可插拔光模块开始，用现成设备查看光功率和温度，然后逐步理解硅光器件和封装工艺。等到CPO/OIO真正大规模部署时，真正能跟上的，不是只记住了融资新闻热点的人，而是提前把光互连原理掌握清楚的人。