企业官网建设流程全解析

1. 从一个“翻车”案例说起：为什么滤波和并联谐振值得单独开一篇

刚入行那会儿，我做过一个音频前级的小板子，电源部分随手放了个LC滤波，电感是从旧板子上拆的工字电感，标称1mH。上电之后底噪大得离谱，用示波器一看，某个频点上出现了明显的尖峰——后来才反应过来，是电感的寄生电容和自身电感在某个频率上形成了并联谐振，把那个频段的噪声反而“抬”了起来。那次之后我才真正意识到，滤波电路不是把L和C往那一摆就完事，实际电感线圈下的并联谐振才是决定滤波效果上限的关键因素。

这篇笔记就围绕两个东西展开：一是滤波电路的整体框架，二是实际电感线圈下的并联谐振这个容易被忽略的坑。滤波电路说白了就是一个“频率筛子”，让想要的频率过去，把不想要的挡掉或者引到地上去。它解决的问题很具体：电源纹波、信号串扰、EMI干扰、采样噪声，这些在任何一个稍微正经点的电路里都躲不开。适合谁看？如果你正在画电源、做信号调理、搞电流采样，或者单纯被某个莫名其妙的噪声折磨过，那这篇内容应该能帮你少走点弯路。

我会从滤波电路的整体设计思路讲起，把RC、LC、EMI滤波这些常见结构拆开说清楚，然后重点落到实际电感线圈的并联谐振上——为什么理想电感和实际电感差这么多，品质因数怎么影响谐振峰，以及怎么在选型和布局上把这个坑填上。全程按我自己的实操经验来写，参数怎么算、坑怎么踩、表怎么查，都尽量给到可以直接抄作业的程度。

2. 滤波电路的整体设计思路与方案选型

2.1 滤波电路到底在“滤”什么：先搞清楚干扰的来源和频段

很多人一上来就问“我用RC还是LC”，其实这个问题问早了。正确的顺序是先搞清楚你要滤的是什么。滤波电路的本质是一个频率选择网络，它的设计完全取决于干扰信号的频率分布和你想要保留的信号频段。我一般会把干扰分成三类来看。

第一类是低频纹波，典型代表就是开关电源的输出纹波，频率通常在几十kHz到几百kHz，跟开关频率同源。这种干扰幅度不大但持续存在，用简单的RC低通就能压下去，截止频率设在纹波频率的十分之一以下效果就很明显。

第二类是高频开关噪声，频率从几MHz到几十MHz，是开关管导通关断瞬间产生的尖峰。这类噪声能量集中在高频段，RC滤波往往力不从心，因为电容的等效串联电感和电阻会限制高频衰减能力，这时候就需要LC或者多级滤波。

第三类是共模干扰，比如线缆上感应到的环境噪声，它同时出现在信号线和地线上。这种干扰靠普通的差模滤波搞不定，得用共模电感或者专门的EMI滤波电路。

提示：在动手设计之前，先用示波器或者频谱仪把干扰的频段摸清楚。我见过太多人凭感觉选元件，结果滤了半天滤了个寂寞，因为干扰根本不在他以为的频段上。

搞清楚干扰来源之后，滤波电路的设计目标就明确了：在干扰频段提供足够的衰减，同时在信号频段保持尽量低的插入损耗。这两个目标往往是矛盾的，衰减越狠的滤波器，对有用信号的“误伤”也可能越大，所以选型本质上是在做权衡。

2.2 RC、LC、EMI滤波的适用边界：别拿锤子当螺丝刀用

RC滤波电路是最简单的结构，一个电阻串在信号路径上，一个电容从信号路径接到地。它的原理很直观：电阻和电容构成一个低通网络，频率越高，电容的容抗越小，越多的高频成分被“短路”到地。截止频率的计算公式是 f_c = 1/(2πRC)，这个大家都会背。

但RC滤波有个硬伤：电阻上会有直流压降和功率损耗。如果你在电源路径上串一个100Ω的电阻，负载电流100mA，那电阻上就白白消耗1W的功率，还带来0.1V的压降。所以RC滤波一般只用在信号路径或者小电流的场合，比如电流采样电路输入滤波，采样信号本身电流极小，串个几十欧到几百欧的电阻完全没问题。

LC滤波就不一样了，电感对直流几乎是短路（只有线圈的直流电阻），对高频呈现高阻抗，所以它能在不牺牲直流压降的前提下提供高频衰减。LC低通的截止频率是 f_c = 1/(2π√(LC))，衰减斜率是-40dB/十倍频，比RC的-20dB/十倍频陡一倍。这就是为什么电源滤波、EMI滤波电路里几乎清一色用LC结构。

EMI滤波电路通常是LC的加强版，典型结构是共模电感加X电容加Y电容的组合。共模电感对共模干扰呈现高阻抗，对差模信号几乎无影响；X电容跨接在火线和零线之间滤差模，Y电容从线到地滤共模。这套组合拳打下来，传导干扰能压下去几十dB。

选型的逻辑其实很简单：小电流信号路径优先RC，大电流电源路径必须LC，共模干扰上共模电感。但实际项目里经常是组合使用，比如光耦输入端滤波保护电路，就是RC加限流电阻的组合，既滤高频又保护光耦不被浪涌打坏。

2.3 从需求到方案：一个电源滤波的选型实例

举个我实际做过的例子。一个24V转5V的DC-DC模块，开关频率500kHz，输出纹波实测80mVpp，后级接了一个对噪声敏感的ADC电路，要求纹波压到5mV以下。这个需求怎么拆？

首先算衰减量。80mV到5mV，需要衰减16倍，也就是24dB。单级LC在500kHz处如果截止频率设在50kHz，那500kHz处衰减约-40dB，绰绰有余。但问题是DC-DC的输出噪声不只在500kHz，还有它的谐波和开关尖峰，频率可能到几MHz甚至十几MHz。

这时候就要考虑实际电感的并联谐振了。理想情况下电感阻抗随频率线性上升，但实际电感在某个频率点会呈现阻抗峰值，过了这个点阻抗反而下降，滤波效果急剧恶化。这个频率就是电感的自谐振频率。如果自谐振频率落在你需要衰减的频段内，那这个电感基本就废了。

所以选电感的第一个原则：自谐振频率要远高于你需要衰减的最高频率。一般要求至少高3到5倍。比如你要滤到10MHz，那电感自谐振频率最好在30MHz以上。这就引出了下一节要重点讲的内容——实际电感线圈下的并联谐振到底是怎么回事。

3. 实际电感线圈下的并联谐振：理想与现实的差距

3.1 理想电感 vs 实际电感：寄生参数才是主角

教科书上的电感就是一个L，阻抗Z = jωL，频率越高阻抗越大，简单明了。但实际绕出来的电感线圈，每一匝之间都有匝间电容，层与层之间有层间电容，线圈和磁芯之间还有分布电容。这些寄生电容全部等效到电感两端，就形成了一个与电感并联的电容Cp。

于是实际电感的等效模型变成了电感L、寄生电阻Rs（线圈直流电阻加高频趋肤效应电阻）、寄生电容Cp三者的组合。在低频段，Cp的容抗很大，可以忽略，电感表现为感性；随着频率升高，Cp的容抗减小，当容抗和感抗相等时，就发生了并联谐振。

这个谐振频率就是电感的自谐振频率，计算公式是 f_srf = 1/(2π√(L·Cp))。在自谐振频率点上，电感的阻抗达到最大值，理论上纯并联谐振时阻抗无穷大。过了这个频率，电容的容抗占主导，整个元件表现为容性，阻抗反而随频率下降。

注意：自谐振频率不是“不能用”的频率，而是“不能当电感用”的频率。过了自谐振点，它就是个电容了，你指望它滤高频，它反而可能把高频噪声耦合过去。

我实测过一个标称10mH的工字电感，用阻抗分析仪扫频，自谐振频率只有200kHz左右。这意味着如果你拿它去滤1MHz的开关噪声，它不仅不衰减，还可能因为容性特性把噪声放大。这就是为什么很多电源滤波电路用了电感反而效果不好——电感选错了。

3.2 品质因数Q如何“塑造”谐振峰：阻尼不够就是灾难

并联谐振回路有一个关键参数叫品质因数Q，它衡量的是谐振回路的“尖锐程度”。Q值越高，谐振峰越尖锐，阻抗峰值越大，同时谐振点附近的相位变化也越剧烈。

对于实际电感，Q值的定义是 Q = ωL/Rs，其中Rs是电感的等效串联电阻。Rs越小，Q越高，谐振峰越尖。在滤波应用里，高Q的并联谐振是个麻烦事：在谐振频率附近，电感阻抗很高，滤波效果看起来很好；但一旦频率稍微偏离谐振点，阻抗就急剧下降，滤波效果断崖式恶化。更糟糕的是，如果这个谐振峰正好落在干扰频段内，它可能把那个频段的噪声“顶”起来。

我踩过的一个坑：一个LC滤波电路，电感用的是高Q的空心线圈，结果在谐振频率附近测到了明显的噪声尖峰。后来在电感上并联了一个几百欧的阻尼电阻，把Q值压下来，谐振峰就平了。这个电阻的选值有讲究：太小了会严重降低低频段的滤波效果，太大了阻尼不够。经验值是让阻尼电阻大致等于谐振时的感抗，即 R_damp ≈ ω_srf · L。

3.3 电感选型的三个硬指标：自谐振频率、Q值、直流电阻

基于上面的分析，我选电感的时候会盯三个指标。

第一是自谐振频率，必须远高于需要衰减的最高频率。一般要求f_srf ≥ 3×f_max，保守一点取5倍。比如要滤10MHz，选f_srf在30MHz以上的电感。这个参数一般在电感的规格书里都有，没有的话可以自己用电桥或者阻抗分析仪测。

第二是Q值，滤波应用里不是越高越好。高Q意味着谐振峰尖锐，容易在特定频点出问题。如果规格书没标Q值，可以用Q = ωL/Rs估算，Rs是电感的直流电阻加上高频损耗。对于滤波电感，我一般希望Q值在10以下，这样谐振峰比较平缓。

第三是直流电阻，这个直接影响电源效率和压降。直流电阻越小越好，但通常直流电阻小的电感体积大、成本高。折中方案是选直流电阻压降在负载允许范围内的最小值。比如5V/1A的负载，允许0.1V压降，那直流电阻不能超过0.1Ω。

提示：工字电感、磁环电感、空心电感的寄生电容差异很大。工字电感绕法紧凑，寄生电容大，自谐振频率低；空心电感寄生电容小，自谐振频率高，但电感量做不大。选型时要根据实际需要权衡。

4. 滤波电路的实操过程与核心环节实现

4.1 参数计算：从截止频率到元件值

假设我要给一个5V/500mA的电路做电源滤波，开关频率300kHz，要求把纹波压到10mV以下。先测原始纹波，假设是100mVpp，需要衰减10倍，即20dB。

单级LC在开关频率处的衰减量近似为 A = 40·log(f_sw/f_c) dB。要得到20dB衰减，需要 f_sw/f_c = 10^(20/40) = 3.16，所以截止频率 f_c = 300kHz/3.16 ≈ 95kHz。取个整数，设截止频率为80kHz。

接下来选L和C。截止频率公式 f_c = 1/(2π√(LC))，变形得 LC = 1/(2πf_c)²。代入f_c=80kHz，LC = 1/(2π×80000)² ≈ 3.96×10⁻¹²。如果选L=100μH，那C = 3.96×10⁻¹²/100×10⁻⁶ ≈ 39.6μF，取标准值47μF。

但这里有个问题：47μF的电容如果是电解电容，等效串联电阻和等效串联电感都比较大，高频滤波效果差。所以实际电路中我会用一个大容量电解电容并联一个小容量陶瓷电容，比如47μF电解并联100nF陶瓷，陶瓷电容负责高频段。

电感的选型：100μH，额定电流要大于500mA，留一倍余量选1A。自谐振频率要高于300kHz的5倍即1.5MHz，最好在3MHz以上。直流电阻要小，压降控制在0.05V以内，即直流电阻小于0.1Ω。

4.2 布局与接地：滤波效果一半靠元件，一半靠走线

元件选对了，布局不对照样白搭。滤波电路布局的核心原则是：输入和输出要隔离，滤波元件要靠近干扰源。

具体来说，LC滤波的输入线和输出线不能平行走线，否则输入的高频噪声会通过线间电容耦合到输出，把滤波效果抵消掉。我一般会把输入线和输出线垂直交叉，或者用地线隔开。

电容的接地端要就近接到干净的地平面上，引线越短越好。引线长了，引线电感会抵消电容的高频滤波效果。一个100nF的陶瓷电容，如果引线有10mm长，引线电感约10nH，在10MHz时的感抗就有0.63Ω，和电容的容抗（0.16Ω）相比已经不可忽略了。

电感的摆放也有讲究。电感是磁元件，会向外辐射磁场，也会感应周围的磁场。所以电感不能靠近敏感信号线，也不能靠近另一个电感。如果两个电感靠得太近，它们的磁场会耦合，可能形成意外的谐振回路。我一般让电感之间至少保持一个电感直径的距离，或者垂直放置。

注意：滤波电容的地和负载的地要单点连接，避免地环路。地环路上的噪声电流会在地阻抗上产生压降，这个压降会串到输出端，让滤波前功尽弃。

4.3 实测验证：用示波器和频谱仪看滤波效果

设计完了不算完，必须实测。我的验证流程分三步。

第一步，用示波器看时域波形。探头要用弹簧接地环，不能用长地线，否则测到的全是探头环路感应到的噪声。看滤波前后的纹波峰峰值，确认衰减量达标。

第二步，用频谱仪看频域。频谱仪能看到各个频点的噪声分布，特别容易发现谐振峰。如果某个频点噪声异常高，大概率是电感或电容的谐振引起的。这时候可以试着在电感上并联阻尼电阻，或者换一个自谐振频率更高的电感。

第三步，加载测试。空载和满载的滤波效果可能完全不同。满载时电感电流大，磁芯可能饱和，电感量下降，滤波效果变差。所以一定要在最大负载下测一遍。我遇到过空载纹波5mV、满载纹波50mV的情况，就是因为电感饱和了。

5. 常见问题与排查技巧实录

5.1 滤波后噪声反而变大：先查并联谐振

这是最让人抓狂的问题：加了滤波电路，噪声不降反升。我遇到这种情况，第一反应就是查电感的并联谐振。

排查方法很简单：用频谱仪扫一下滤波前后的噪声频谱，看是不是在某个特定频点噪声被抬高了。如果是，那基本可以确定是电感自谐振。解决办法有三个：换自谐振频率更高的电感、在电感上并联阻尼电阻、或者改用RC滤波（如果电流允许）。

还有一种可能是电容的谐振。电解电容在几百kHz以上就表现为感性了，如果只用一个大电解电容滤波，高频段反而可能因为电容的等效串联电感形成谐振。解决办法是大电容并联小陶瓷电容，把高频段的容性维持住。

5.2 电感发热严重：直流电阻和磁芯损耗在作怪

电感发热一般两个原因：直流电阻损耗和磁芯损耗。直流电阻损耗是I²R，电流大了自然热。磁芯损耗包括磁滞损耗和涡流损耗，跟频率和磁芯材料有关。

排查的时候先测电感的直流电阻，算一下I²R损耗。如果损耗不大但电感还是很热，那就是磁芯损耗。这时候要换磁芯材料，比如从铁粉芯换成铁氧体，或者降低开关频率。还有一种可能是磁芯饱和了，饱和后电感量急剧下降，电流波形畸变，损耗大增。用示波器看电感电流波形，如果波形出现尖顶或者平顶，那就是饱和了。

5.3 常见问题速查表

5.4 几个我踩过的坑和对应的经验

第一个坑：用电解电容做高频滤波。电解电容的等效串联电感在1MHz以上就不可忽略了，我一开始不知道，用100μF电解电容滤10MHz噪声，结果完全没效果。后来并联了100nF陶瓷电容，问题解决。经验是：滤波电容要大小搭配，大电容管低频，小电容管高频。

第二个坑：电感靠近敏感信号线。有一次布局时电感离反馈线太近，反馈线上感应到了开关频率的噪声，导致环路不稳定。后来把电感挪远了，问题消失。经验是：电感周围要留净空区，至少一个电感直径内不要走敏感线。

第三个坑：忽略电感的直流电阻。一个项目里选了直流电阻1Ω的电感，负载电流500mA，压降0.5V，后级电路直接欠压复位。经验是：选电感先算直流电阻压降，别只看电感量和电流。

第四个坑：用空心电感滤低频。空心电感没有磁芯，电感量做不大，要滤100kHz需要很大的体积。后来换成磁环电感，体积小了很多。经验是：低频滤波用磁芯电感，高频滤波才考虑空心电感。

6. 从滤波到谐振：几个延伸思考

滤波电路和并联谐振其实是同一个问题的两面。滤波电路设计得好不好，很大程度上取决于你对元件实际特性的理解有多深。理想元件只存在于教科书里，实际电路里每一个元件都有寄生参数，这些寄生参数在低频时无所谓，到了高频就成了主角。

我现在做滤波设计，习惯先把干扰频谱摸清楚，然后根据频段选拓扑，再根据拓扑选元件，最后一定要实测验证。这个过程听起来繁琐，但比反复改板子省时间多了。特别是电感的选型，自谐振频率和Q值这两个参数一定要看，不能只看电感量和额定电流。

另外，EMI滤波电路和普通的LC滤波在思路上有个区别：EMI滤波更关注共模和差模的分离，共模电感和Y电容的选型要配合安规要求。如果做的是产品级设计，这部分还要考虑漏电流和耐压测试，比单纯的信号滤波复杂不少。

最后分享一个我常用的小技巧：在不确定电感是否合适的时候，先用一个可调电阻并联在电感两端，从大到小调，同时用频谱仪观察谐振峰的变化。当谐振峰被压平且低频衰减没有明显恶化时，这个电阻值就是比较合适的阻尼电阻。这个方法比纯计算快得多，实测下来很稳。